数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31044|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 729 730 731 732733734 735 736 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 请教一哈Verilog HDL中的forever的用法。	huanguestc002 2010-3-8	06564	huanguestc002 2010-3-8 20:09
[求助] CPLD管脚约束的问题	zhgshi 2010-3-3	44863	zhgshi 2010-3-8 19:31
[原创] 大家谁写过DVB-T编码器COFDM的FPGA呢	xxianqi 2010-3-8	02475	xxianqi 2010-3-8 18:24
求助，nios ii sopc下载出错	wubaishan 2008-1-28	78735	zsw3979 2010-3-8 15:53
[原创] 建议	wine_boy 2010-3-7	12207	lulugui 2010-3-8 13:58
[解决] 用过MAX7450的进来帮帮忙啊 ...2	HMyuan 2010-3-1	155232	liukun 2010-3-8 13:46
[求助] 求3篇論文	pkf690801 2010-3-8	02601	pkf690801 2010-3-8 10:31
[求助] 國繼性論文會議期刊	pkf690801 2010-3-8	02892	pkf690801 2010-3-8 10:28
请问那里有e语言的资料	arm7 2003-12-8	72320	southidiot 2010-3-7 10:40
[求助] FPGA求助 ...2	xiaoyeyyf 2010-3-4	127423	lulugui 2010-3-7 09:44
[求助] 请教：SPD2009的license为何无法设置？	dragonba 2010-3-6	02626	dragonba 2010-3-6 20:43
[求助] 问个在edk下的问题	zz8318 2010-3-6	02249	zz8318 2010-3-6 16:48
[求助] task 不能连续多个赋值？	DruculaC 2010-3-5	32231	DruculaC 2010-3-6 16:13
[求助] 请教chipscope中的trigger signal 是什么意思？	qd0090 2010-3-6	14373	smiley 2010-3-6 14:50
[原创] molsim与matlab的联调	lfang1123 2009-12-15	83226	paradoxfx 2010-3-6 11:20
DC综合ram ...2	ewre33 2009-11-8	126689	liujiale 2010-3-5 19:38
[求助] 如何封装自己的IP核！	zbx 2009-12-27	84255	falloutmx 2010-3-5 17:28
[求助] 怎样让FPGA输出1V的电压?	zhn009 2010-3-5	73172	qiu578 2010-3-5 16:54
我一知半解：很多模块的input总是缓冲2～3拍，道理何在？ ...2 3 4	hongyijia13 2009-11-27	318613	henryliu 2010-3-5 14:36
[原创] 求帮助	QHERO 2010-3-4	43655	QHERO 2010-3-5 14:20
[原创] 如何用硬件实现优先级队列的插入及排序	wangyingwei 2010-3-5	02844	wangyingwei 2010-3-5 12:44
[求助] 问个仿真的问题	zz8318 2010-3-3	72871	hllyh 2010-3-5 12:31
[基础知识求助] verilog 的 parameter 如何用vhdl传入	xyz8070 2008-9-2	24006	pzc007 2010-3-5 12:16
[原创] 在VERILOG设计中,有哪些用状态机设计的典型实例	qiu578 2010-3-4	12186	pzc007 2010-3-5 12:11
推荐几本做前端的经典书籍 ...2 3 4	Tonyhai 2009-10-20	367242	pzc007 2010-3-5 12:08
[求助] 关于FIFO设计求助 (Verilog)	ultra055012 2010-2-27	93468	pzc007 2010-3-5 11:53
[其它] 发一个GPS定位手机位置	ysuzxp 2010-3-5	04759	ysuzxp 2010-3-5 11:44
[求助] 请高手解答quartus IP块实现fir时出现的问题	yyphpu 2010-3-4	15300	我将真事隐去 2010-3-5 09:30
怎么做	guoaiying 2009-9-12	22935	guoaiying 2010-3-5 08:28
[求助] 频罩法设计滤波器	110500623 2010-3-4	01802	110500623 2010-3-4 10:17
[求助] 请教一个问题，关于上升沿和下降沿结合采数据的问题 ...2	zhifine 2009-12-17	136093	wine_boy 2010-3-4 09:58
[求助] 问ise里的时序问题	zz8318 2010-3-3	32383	zz8318 2010-3-4 08:16
有无可短期内上班的IC验证及数字IC前端工程师？	KT胡运旺 2009-12-4	42444	zfmdcy 2010-3-3 23:25
[求助] verilog的 primitive 语句能在 Xilinx 的ISE中使用吗？	wang07 2010-1-13	13832	radiantls 2010-3-3 13:35
谁有《Self-Checking and Fault-Tolerant Digital Design》这本书啊？	hydra0802 2008-3-6	43920	radiantls 2010-3-3 13:33

1 ... 729 730 731 732733734 735 736 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31044|排名: 11

快速发帖

浏览过的版块

站长推荐 /1