在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[资料] springer2009新书--clocking in modern VLSI system  ...23456..14 wyyshaken 2010-1-2 13030110 micdot 2019-7-17 16:45
[资料] Uniform Random Number Generator source code simm10 2012-12-13 72814 alex_2012 2019-7-17 11:13
IT51代码 wudaotest 2008-6-11 95595 chiuchiu 2019-7-17 10:25
[资料] [经典]FPGA设计指导手册PDF版  ...23456..14 machaokuku 2009-12-29 13627474 machaokuku 2019-7-16 22:42
[资料] 资料分享-关于[VLSI Digital Circuit Design]的课件资料 新人帖  ...2 IC543031546 2019-7-6 104871 shancjb 2019-7-15 20:21
[资料] VHDL2008 yangxubing 2010-1-13 32596 wlf_204 2019-7-15 15:42
两个VHDL写的51内核  ...2 xyzll32 2006-9-15 185883 wlf_204 2019-7-15 10:16
[资料] 收集的dc文档 caicaixuehua 2012-11-5 43071 糊粘丶 2019-7-15 09:38
[资料] synplify 给力破解  ...2 guhaiming 2016-8-28 197976 forlogic 2019-7-15 06:37
[资料] 周润德的《数字集成电路》课件(全)---清华大学  ...23456..10 warshining 2010-11-5 9728249 fwwwcn 2019-7-14 21:53
使用 EMIF 将 Xilinx FPGA与 TI DSP 平台接口 fangguihai 2008-12-6 94433 surpass3000 2019-7-14 21:32
[原创] 这是我自己设计的一个开关电容滤波器  ...2 banye2015 2013-5-31 125463 auch0311 2019-7-13 08:57
[资料] 台湾CIC培训教程-DFT  ...2345 ricky000a 2010-4-23 4016847 emperor540 2019-7-12 17:22
JEDEC standard: DDR3 SDRAM Specification  ...23456..18 kevinwjs 2009-9-16 17837547 nardusxz 2019-7-12 16:15
[资料] 上交大2007-FIR数字滤波器的设计和研究  ...23456..10 aggresss 2010-10-11 9824235 plaserjet 2019-7-11 22:49
[资料] 【深入浅出玩转FPGA(特权同学)】书中逻辑分析仪项目源代码  ...23 edta2009 2012-4-26 2110591 sifengrain 2019-7-11 17:55
Springer 2009最新书籍!Open Verification Methodology Cookbook  ...23456..16 lotusky 2009-8-1 15931802 chenfeieist 2019-7-11 16:54
[资料] Design Verification and Test of Digital VLSI Designs  ...2 iNostory 2017-12-26 103925 jxli99 2019-7-10 17:02
[资料] low power design notes  ...2 不二先生 2019-1-20 164615 nick_liu 2019-7-10 16:59
[求助] VCS仿真过程中会产生超大log文件FHDB_diag_err.log 马工 2019-7-10 02256 马工 2019-7-10 16:03
delta-sigma DAC  ...23 alex4138 2008-8-2 268736 hnuwuxu 2019-7-10 13:48
[资料] syn_N-2017.09-SP5  ...2 zzhan123 2019-5-26 144771 sayangcinta 2019-7-10 10:58
asic入门与进阶的好资料  ...23456..12 star_ic 2009-8-28 11522398 datouyu451 2019-7-10 10:06
[求助] sta sdf max min delay问题 ever4ever 2019-7-10 02093 ever4ever 2019-7-10 09:44
[资料] 新SOPC_EDA实验讲义6_12 鲨鱼辣椒123 2019-2-16 31649 emperor540 2019-7-9 19:35
[资料] 系统时序基础理论 陆地巡洋舰 2019-2-15 51909 emperor540 2019-7-9 19:33
精通VERILOG HDL:IC设计核心技术实例详解  ...23 布衣财神 2009-6-24 286786 emperor540 2019-7-9 19:31
[资料] [数电经典] Digital Design Principles and Practices 3rd Edition 删除水印  ...2 rustnail 2013-8-19 144800 emperor540 2019-7-9 10:10
[资料] FPGA时序约束设计分享  ...2 peter.zh 2017-3-11 144601 emperor540 2019-7-9 10:06
[资料] Altera的关于时序、功耗优化的培训资料  ...23456..21 liuliqiang 2011-6-15 20342318 emperor540 2019-7-9 10:01
[资料] Altera FPGA入门及提高教程--超多Quartus II 视频教程 地址,无需注册,直接下载  ...23456..10 zsan566 2010-9-14 9537428 emperor540 2019-7-9 09:55
[资料] License for ISE_12.4  ...23456 glenchan 2011-3-22 5315609 peinsc 2019-7-9 09:42
[资料] 从算法设计到硬线逻辑的实现——实验练习与Verilog语法手册  ...23456 zm2010 2010-3-27 5416816 freebigfish 2019-7-8 09:42
[资料] 斯坦福数字设计课程资料 陆地巡洋舰 2019-1-7 92087 joey_mao 2019-7-7 23:57
[原创] 删除 ideal2008 2019-7-7 11936 joycechou1110 2019-7-7 21:08
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 10:14 , Processed in 0.046722 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块