在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
全数字锁相环的verilog源代码  ...234 tqwang 2008-10-23 3114365 emperor540 2019-7-4 19:07
台灣CIC中心VHDL講義-PDF  ...2 boblin0319 2004-11-3 176636 emperor540 2019-7-4 18:49
<Verilog设计与验证>实例  ...23 lgechao 2008-6-23 216734 emperor540 2019-7-4 16:52
[ebook]Hardware Implementation of Finite-Field Arithmetic  ...23456 pipiw 2009-5-27 5421360 lhyi 2019-7-4 15:22
[资料] QUARTUS DSPbuilder 13.1破解文件 青草香山 2016-12-22 32503 d8r 2019-7-4 15:17
[资料] NIOSII那些事儿-Qsys_EP4CE15_v1.1.2.pdf  ...23456 yqnt418 2013-9-30 5516221 icdane 2019-7-3 12:05
[求助] INCREMENT SCL_WAN_DISABLE xxxxxxxx license 文件中的这一行是什么功能? cxyfisher 2018-11-26 22735 crazytroll 2019-7-3 09:41
面向SOC的UART及DMA控制器IP软核的设计  ...23 ustkang 2008-4-23 258879 lxing_1988 2019-7-2 23:31
测试用例设计白皮书  ...2 seu_hss 2007-12-29 179595 lingdang_xiao 2019-7-2 16:04
[求助] [求助] 大大能否分享这篇 paper: HDMI CEC的设计与实现 eekevin25 2011-3-27 23904 uiwjyb 2019-7-2 09:30
[原创] 终于在centOS7上将DC和PT装好了。 zhangli542 2019-2-12 52889 rifat_rally 2019-7-2 04:37
dc使用介绍,中文,很不错的。...  ...2 telantan 2006-12-6 176111 XuyangEE 2019-7-1 16:02
[资料] Makefile挺好的一个教程高清  ...23 DB0079 2011-3-9 246837 ibubapa 2019-7-1 13:02
[资料] clock domain crossing documents  ...2 xiaoyisimonguo 2017-12-21 153827 ibubapa 2019-7-1 09:00
[EBOOK]Synthesis And Optimization Of DSP Algorithms  ...23456..18 一声叹息 2004-9-6 17242601 ibubapa 2019-7-1 08:59
[资料] ISE中FIFOIP核的使用 小明d 2019-5-18 21667 ibubapa 2019-6-30 23:39
[资料] 一个用来进行时序设计的软件  ...2 小明d 2019-5-18 143310 ibubapa 2019-6-30 23:38
[资料] 基于查找表和Newton插值算法的正余弦函数的FPGA实现 张毓堃 2019-2-28 42458 zlhrsy 2019-6-30 15:49
[求助] 求一个Quartus18.1update1的破戒工具 Namco 2019-6-30 01824 Namco 2019-6-30 15:38
[资料] Computer Architecture A Quantitative Approach 6th Edition pdf  ...2 一岁就很帅 2019-3-8 143855 chenlisuper 2019-6-30 14:35
[资料] SystemVerilog断言及其应用 supermanqc 2013-12-30 62553 qncl 2019-6-28 21:50
[原创] 硬件工程师必读攻略  ...2 fengcheng722@ 2013-10-29 196430 haifengzhao007 2019-6-28 15:27
[资料] 经典的硬件工程师培训资料  ...23 microe04 2010-4-7 216799 haifengzhao007 2019-6-28 15:18
[Ebook] Verilog: Frequently Asked Questions  ...23456..9 asicliu 2008-1-13 8821274 Gecy1226 2019-6-28 15:14
发一个S公司的关于clock的培训资料  ...2 leica_m7 2009-1-22 155135 现实的路 2019-6-28 02:22
[资料] 算法导论中文版  ...23 十四 2014-2-13 258676 yuanhuan 2019-6-27 16:23
[资料] Altera TimeQuest时序约束培训课程  ...23456 dhj1025 2011-1-23 5622991 hujunilove 2019-6-26 09:41
[资料] 【版主提示:链接无法打开】数字设计:原理与实践(原书第4版)  ...2 陆地巡洋舰 2019-2-15 103511 ryanchouee309ee 2019-6-25 21:08
kluwer-_digital_computer_arithmetic_datapath_design_using_verilog_hdl_8847  ...2 maxsnail 2008-8-15 124895 abc122667577 2019-6-25 21:08
[资料] 人工智能芯片行业深度研究(72页)20171129  ...2 iacashhc 2018-9-18 185040 lutherliu 2019-6-24 22:14
PrimeTime 时序分析流程和方法(中文)  ...23456..32 yhj583 2007-11-28 31050469 入迷 2019-6-24 15:21
[资料] 自己写的64位乘法和加法器verilog原代码 陆地巡洋舰 2018-12-25 42630 liangqishi 2019-6-23 21:04
IEEE Standard for Verilog® Register Transfer Level Synthesis  ...23 zhlgs1980 2005-11-7 207175 abutter 2019-6-23 15:23
[资料] modelsim破解文件 jiannanc 2017-8-2 72467 swlll 2019-6-23 14:38
[原创] SOC Transaction Verification Using AMBA Protocol Checker h9f3 2017-10-21 72556 j81mm 2019-6-22 20:44
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-5 07:40 , Processed in 0.039151 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块