EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 3 |主题: 26581|排名: 4

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 231 232 233 234235236 237 238 ... 760 / 760 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[资料] 一个用来进行时序设计的软件 ...2	小明d 2019-5-18	143212	ibubapa 2019-6-30 23:38
[资料] 基于查找表和Newton插值算法的正余弦函数的FPGA实现	张毓堃 2019-2-28	42397	zlhrsy 2019-6-30 15:49
[求助] 求一个Quartus18.1update1的破戒工具	Namco 2019-6-30	01797	Namco 2019-6-30 15:38
[资料] Computer Architecture A Quantitative Approach 6th Edition pdf ...2	一岁就很帅 2019-3-8	143749	chenlisuper 2019-6-30 14:35
[资料] SystemVerilog断言及其应用	supermanqc 2013-12-30	62462	qncl 2019-6-28 21:50
[原创] 硬件工程师必读攻略 ...2	fengcheng722@ 2013-10-29	196340	haifengzhao007 2019-6-28 15:27
[资料] 经典的硬件工程师培训资料 ...2 3	microe04 2010-4-7	216675	haifengzhao007 2019-6-28 15:18
[Ebook] Verilog: Frequently Asked Questions ...2 3 4 5 6..9	asicliu 2008-1-13	8820839	Gecy1226 2019-6-28 15:14
发一个S公司的关于clock的培训资料 ...2	leica_m7 2009-1-22	155039	现实的路 2019-6-28 02:22
[资料] 算法导论中文版 ...2 3	十四 2014-2-13	258470	yuanhuan 2019-6-27 16:23
[资料] Altera TimeQuest时序约束培训课程 ...2 3 4 5 6	dhj1025 2011-1-23	5622691	hujunilove 2019-6-26 09:41
[资料] 【版主提示：链接无法打开】数字设计:原理与实践(原书第4版) ...2	陆地巡洋舰 2019-2-15	103405	ryanchouee309ee 2019-6-25 21:08
kluwer-_digital_computer_arithmetic_datapath_design_using_verilog_hdl_8847 ...2	maxsnail 2008-8-15	124814	abc122667577 2019-6-25 21:08
[资料] 人工智能芯片行业深度研究（72页）20171129 ...2	iacashhc 2018-9-18	184829	lutherliu 2019-6-24 22:14
PrimeTime 时序分析流程和方法(中文) ...2 3 4 5 6..32	yhj583 2007-11-28	31049757	入迷 2019-6-24 15:21
[资料] 自己写的64位乘法和加法器verilog原代码	陆地巡洋舰 2018-12-25	42515	liangqishi 2019-6-23 21:04
IEEE Standard for Verilog® Register Transfer Level Synthesis ...2 3	zhlgs1980 2005-11-7	207058	abutter 2019-6-23 15:23
[资料] modelsim破解文件	jiannanc 2017-8-2	72398	swlll 2019-6-23 14:38
[原创] SOC Transaction Verification Using AMBA Protocol Checker	h9f3 2017-10-21	72490	j81mm 2019-6-22 20:44
[资料] clock domain crossing documents	xiaoyisimonguo 2017-12-21	42104	999 2019-6-22 11:25
[资料] 实现时钟任意比例分频 - 离散时间振荡器（DTO）的设计 ...2	jinbo_alty 2018-10-4	104216	999 2019-6-22 11:10
[资料] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench	鲨鱼辣椒123 2018-12-24	52125	999 2019-6-22 10:58
[资料] Cumming CDC 设计和验证	arieszyn 2019-5-28	72216	999 2019-6-22 10:42
集成电路封装 ...2	hbhsj 2008-12-9	115584	叹水320 2019-6-22 10:14
[资料] 通用数学与工程计算软件 ...2	jchdl_ic 2013-1-28	104464	dorfsong 2019-6-21 18:34
[资料] LOW POWER ddr2 (LPDDR2) ...2 3	ssunshine_2009 2010-8-13	2810452	ck101_dl 2019-6-20 21:37
[资料] Verilog设计方法 ...2	csmxinxin 2015-4-28	164955	chiaohung0821 2019-6-20 14:45
mbist ...2 3	xhui 2007-12-31	289307	jiegeng1986 2019-6-20 14:25
MOTOROLA和ALTERA的Verilog coding style ...2 3 4 5 6..7	keppel7000 2008-2-17	6520098	risccpu 2019-6-20 13:57
[资料] [E-book share] Principles Of Verifiable Rtl Design	stanlleychen 2014-3-9	72972	risccpu 2019-6-20 13:53
[资料] verilog+hdl(威盛内部用的) ...2 3 4 5	muwu324 2010-9-22	4711905	risccpu 2019-6-20 09:57
求拉扎维模拟cmos集成电路设计答案?	lizhendan 2009-6-16	11944	18850077497 2019-6-19 15:21
[资料] LDPC码原理与应用.pdf ...2	yzt000000 2010-11-24	144936	ck101_dl 2019-6-18 18:54
（台湾）中正大学cadence教程 ...2	1sland 2009-10-19	1910322	cz1387 2019-6-18 14:35
Ebook: Specifying Systems	opqrst 2007-11-8	62672	(O_O) 2019-6-18 11:53

1 ... 231 232 233 234235236 237 238 ... 760 / 760 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 3 |主题: 26581|排名: 4

快速发帖

浏览过的版块

站长推荐 /1