设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Design Verification and Test of Digital VLSI Designs

12 / 2 页下一页

发新帖

查看: 3256|回复: 10

[资料] Design Verification and Test of Digital VLSI Designs

发表于 2017-12-26 20:04:31 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 iNostory 于 2017-12-26 20:06 编辑

Design Verification and Test of Digital VLSI Designs_lec1.pdf (749.03 KB, 下载次数: 62 )

回复

发表于 2017-12-27 14:37:39 | 显示全部楼层

thanks

回复支持反对

发表于 2017-12-27 18:38:59 | 显示全部楼层

thanks

回复支持反对

发表于 2017-12-27 20:13:29 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-12-28 16:36:56 | 显示全部楼层

Thanks a lot

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-1-5 08:06:11 | 显示全部楼层

thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-1-11 09:30:08 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-1-13 10:22:16 | 显示全部楼层

thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-1-13 11:53:08 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2018-2-3 21:41:31 | 显示全部楼层

Thanks

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 18:56 , Processed in 0.023272 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表