设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence公司的SystemVerilog Tutorial资料
12345678910下一页
返回列表 发新帖
楼主: HLS

[资料] Cadence公司的SystemVerilog Tutorial资料

[复制链接]
发表于 2010-12-14 21:57:56 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2010-12-14 22:51:05 | 显示全部楼层
顶一个，看好这份资料。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-12-14 23:00:38 | 显示全部楼层
cheer up, thx, thx.
回复 支持 反对

使用道具 举报

发表于 2011-2-5 14:37:33 | 显示全部楼层
好书 下了看看。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

dsksen
发表于 2011-2-6 23:22:41 | 显示全部楼层
回复 1# HLS


    nice one thanks
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

cjchang1
发表于 2011-2-7 09:22:31 | 显示全部楼层
謝謝, 這麼好 !!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-2-15 15:28:30 | 显示全部楼层
ding le llll
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

ssss1983
发表于 2011-2-17 10:55:57 | 显示全部楼层
最近正在学，应该不错
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

miles
发表于 2011-4-17 05:31:47 | 显示全部楼层
looks small
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

tomlxy
发表于 2011-4-20 21:59:16 | 显示全部楼层
谢谢了哦~·
回复 支持 反对

使用道具 举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-26 12:09 , Processed in 0.015895 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表