EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 5 |主题: 26588|排名: 4

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 225 226 227 228229230 231 232 ... 760 / 760 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] I2C中文spec ...2 3	vinsonsu 2010-6-30	269883	grace_xue 2019-9-5 16:30
Using Hierarchy in VHDL Design	hmq 2007-1-30	12647	peacerocket 2019-9-5 14:08
[原创] 用systemverilog搭建基于VMM的验证平台实例 ...2 3 4 5 6..12	liulangshusheng 2011-3-24	11719160	SoCraise 2019-9-5 09:10
[资料] 推荐一本书《Writing Testbenches, Functional Verification of HDL Models》 ...2	VanDiem 2018-7-11	102772	xiaofuss_ 2019-9-5 08:07
[资料] 典型的运算放大器OP应用电路结构(精华版)	zjllh 2015-7-9	91670	xieerman1 2019-9-4 17:32
【Verilog语言经典图书下载】The Complete Verilog Book ...2 3 4 5 6..11	vertyang 2008-2-28	10312126	jimcmwang 2019-9-4 16:34
[原创] 使用active hdl进行LATTICE设计仿真	chenjj79 2010-4-19	43190	willis 2019-9-4 14:08
Spark Current in Charge Pump of Phase Lock Loop ...2	ohyoung 2007-11-15	145690	blfa 2019-9-4 13:57
[招聘] SPARK Parallelizing High-Level Synthesis Tool 1.3 ...2	jintan12 2012-4-1	115120	blfa 2019-9-4 13:47
[资料] Verdi3-2014.03-SP1合集	ztrans 2019-3-12	81379	m780407 2019-9-4 12:57
[资料] DDS 大全信号发生器 ...2 3 4 5 6	forecyk 2010-3-17	5916884	aguest 2019-9-4 10:20
[原创] (2013原创)同步FIFO(不同输入输出带宽)的verilog code和testbench ...2 3 4 5 6	vlsi1217 2013-3-11	5714157	jessiechenjc 2019-9-4 09:58
[资料] Interconnection Networks-An Engineering Approach ...2 3 4 5	固执的寻觅 2015-12-10	467203	固执的寻觅 2019-9-3 22:37
dds ...2	atongmu 2007-10-14	105882	anchoret 2019-9-3 17:51
[资料] 基于FPGA的DDS设计程序精华1 ...2 3 4 5 6..11	dianzi67 2010-7-23	10826510	anchoret 2019-9-3 17:47
[资料] Matlab_Simulink和modelsim联合仿真 ...2	fallysun 2014-9-11	122918	jackhb007 2019-9-3 16:26
基于 SystemVerilog语言的验证方法学 ...2 3	wadezhu 2009-5-1	277063	wallace007 2019-9-3 15:59
Perl入门教程：Beginning Perl（浅显易懂、由浅入深，英语资料共14章，有源代码） ...2 3 4 5	wangmuhai 2009-7-11	467155	Lucky丶You 2019-9-2 14:31
（好书）Digital Circuit Analysis and Design with Simulink Modeling ...2 3 4 5 6..9	1985 2008-1-1	8618982	Minibaby 2019-9-1 22:54
數位訊號處理架構設計 Systolic Arrays ...2	auster 2006-10-2	185602	guo_j_d 2019-8-30 18:05
[资料] quartus13安装包	恋一世繁华 2017-7-30	21800	ss3035 2019-8-30 09:45
[资料] 分享书籍：实用C语言FPGA编程(Practical FPGA Programming in C) ...2 3 4 5 6..7	huizi0711 2010-4-21	628888	xiaofuss_ 2019-8-30 07:23
[资料] 求书：PID Control for Multivariable Processes - [悬赏 10 信元资产]	adapt 2014-8-4	23036	贾郑和 2019-8-28 22:01
arm9 架构简单core实现，可以综合，有实现步骤和说明，verilog代码编写 ...2 3 4 5 6..16	xiantongma 2009-4-4	15921831	阿达爱呆呆 2019-8-28 17:12
[原创] Understanding Setup and Hold Violations in Digital System Design ...2	h9f3 2017-10-20	122563	open_source 2019-8-28 12:14
[资料] emacs verilog mode权威ppt ...2 3 4 5	zhanghi 2010-10-29	4811996	superpanda 2019-8-27 20:50
ARM汇编指令集 ...2	dmq0420 2008-5-14	146382	blfa 2019-8-26 16:16
[资料] 非常好的异步时钟处理资料 ...2	大名七宝 2011-5-22	195549	flowerah2 2019-8-26 15:46
[Ebook] Practical FPGA Programming in C ...2	lingcore 2005-9-24	105374	jimcmwang 2019-8-26 14:13
[资料] 求Hotchips 2018资料	zlhrsy 2018-8-23	63759	xiaofuss_ 2019-8-26 07:59
[资料] Altera testbench 2	athank 2019-7-23	11582	maximusjenna 2019-8-26 05:45
2009，Altera FPGA首席结构设计师写的SIV高速部分内部结构，中文 ...2 3 4 5 6..16	sched 2009-5-22	15326317	jimcmwang 2019-8-25 17:36
[资料] 【新书】Digital Technologies：Sustainable Innovations for Improving Teaching and ...2 3	hsh22 2018-8-16	213304	jimcmwang 2019-8-25 17:29
[资料] 跨时钟域设计+北大微电子verilog+nc verilog使用操作 ...2 3 4 5 6..7	michaelzhang561 2010-11-2	6214853	lianggshuai 2019-8-24 19:02
VHDL标准——IEEE1076免费放送	dragonba 2009-7-20	63594	aegeus 2019-8-24 13:57

1 ... 225 226 227 228229230 231 232 ... 760 / 760 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 5 |主题: 26588|排名: 4

快速发帖

浏览过的版块

站长推荐 /1