设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › HDL Compiler(Presto Verilog)Reference Manual(synopsy ...

1 2 345 6 7 8 / 8 页下一页

发新帖

楼主: fangjingyao

HDL Compiler(Presto Verilog)Reference Manual(synopsys,200809)

发表于 2009-11-19 14:35:24 | 显示全部楼层

好东西，谢谢分享

回复支持反对

发表于 2009-11-19 14:38:17 | 显示全部楼层

好东西，谢谢分享

回复支持反对

发表于 2010-1-18 19:45:39 | 显示全部楼层

1# fangjingyao

定的的的的的点对点的的的。

回复支持反对

发表于 2010-2-28 11:40:51 | 显示全部楼层

xuexixuexi,thanks a lot：）

回复支持反对

发表于 2010-2-28 16:00:38 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-6-9 09:34:54 | 显示全部楼层

谢谢楼上！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-16 21:09:20 | 显示全部楼层

Thank you for your contribution!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-7-2 00:38:04 | 显示全部楼层

thank you

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-8-18 16:30:30 | 显示全部楼层

haodd

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-8-20 19:43:18 | 显示全部楼层

thanks

回复支持反对

1 2 345 6 7 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 15:55 , Processed in 0.021474 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表