EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计资料(IC前端|FPGA|ASIC)

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 3 |主题: 26581|排名: 4

版主: dlb05061131, xinu2009, buley, pengyongche, tangyutao

1 ... 224 225 226 227228229 230 231 ... 760 / 760 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


低功耗设计技术综述 ...2 3 4 5	godname 2008-10-4	4911924	silencez1 2019-9-9 19:12
Using Hardware Acceleration to Optimize Software-Based Embedded System.pdf	yexin 2006-9-13	82732	zlhrsy 2019-9-8 22:05
[资料] Verilog-HDL-2nd-Edition-(Samir-Palnitkar)全网唯一 ...2 3 4	hfyfpga 2014-5-8	315289	tellingstory 2019-9-8 15:32
[资料] CRC技术文章集锦 ...2 3 4 5	xuruomu 2010-4-27	447294	tellingstory 2019-9-8 15:19
最经典的verilog中文书,数字IC设计的基础 ...2 3 4 5	zqs0394 2009-4-15	4510541	duanyanyun 2019-9-8 12:31
最经典的verilog中文书,数字IC设计的基础(pdf格式,超级清晰,免费下载) ...2 3 4 5 6..48	helyboy_1999 2007-9-22	47975931	duanyanyun 2019-9-8 12:18
【新书推荐】基于IP复用的数字IC设计技术(清晰PDF版) ...2 3 4 5 6..8	cheng520so 2009-4-7	7812840	duanyanyun 2019-9-8 11:53
[资料] 高级数字ic设计 ...2	爱吃油条 2019-3-9	172644	duanyanyun 2019-9-8 11:32
CMOS锁相环制作的详细论文 ...2 3	renxiaofan1 2009-3-24	206935	叼毛兽 2019-9-7 10:44
Verilog Quickstart	chonghuu 2008-1-20	72594	freebigfish 2019-9-6 18:33
[资料] 基于XILINX FPGA的OFDM通信系统基带设计 ...2 3 4 5	fallysun 2014-9-11	456621	azkandf 2019-9-6 10:30
Efficient Verification Environment with Synopsys Vera & VCS ...2 3	xiantongma 2009-1-10	264586	azkandf 2019-9-6 10:24
Verilog Quickstart	ylzhang1999 2006-9-20	22511	jimcmwang 2019-9-6 10:03
Verilog Quickstart(3rd Ed)--Verilog 学习经典 ...2	qhl0222_cn 2007-3-8	195505	jimcmwang 2019-9-6 09:58
Verilog实现的以太网接口 ...2 3 4 5 6..14	galinyan 2008-9-25	13119715	郭治卫 2019-9-6 09:48
[资料] 高速以太网verilog源代码及验证模型，详细设计说明 ...2 3 4 5 6..17	DplayingQ 2011-3-30	16521524	郭治卫 2019-9-6 09:46
[资料] Verilog HDL : A Guide to Digital Design and Synthesis ...2 3	wjhlj0369 2018-6-12	202945	jimcmwang 2019-9-6 06:53
[原创] Altera Quartus II 11.1 sp2 DLL (patched sys_cpt.dll) ...2 3 4 5 6..8	podstava1 2012-2-7	7122740	Fwb 2019-9-5 17:12
[原创] I2C中文spec ...2 3	vinsonsu 2010-6-30	269667	grace_xue 2019-9-5 16:30
Using Hierarchy in VHDL Design	hmq 2007-1-30	12532	peacerocket 2019-9-5 14:08
[原创] 用systemverilog搭建基于VMM的验证平台实例 ...2 3 4 5 6..12	liulangshusheng 2011-3-24	11719066	SoCraise 2019-9-5 09:10
[资料] 推荐一本书《Writing Testbenches, Functional Verification of HDL Models》 ...2	VanDiem 2018-7-11	102719	xiaofuss_ 2019-9-5 08:07
[资料] 典型的运算放大器OP应用电路结构(精华版)	zjllh 2015-7-9	91641	xieerman1 2019-9-4 17:32
【Verilog语言经典图书下载】The Complete Verilog Book ...2 3 4 5 6..11	vertyang 2008-2-28	10312038	jimcmwang 2019-9-4 16:34
[原创] 使用active hdl进行LATTICE设计仿真	chenjj79 2010-4-19	43131	willis 2019-9-4 14:08
Spark Current in Charge Pump of Phase Lock Loop ...2	ohyoung 2007-11-15	145606	blfa 2019-9-4 13:57
[招聘] SPARK Parallelizing High-Level Synthesis Tool 1.3 ...2	jintan12 2012-4-1	115077	blfa 2019-9-4 13:47
[资料] Verdi3-2014.03-SP1合集	ztrans 2019-3-12	81329	m780407 2019-9-4 12:57
[资料] DDS 大全信号发生器 ...2 3 4 5 6	forecyk 2010-3-17	5916537	aguest 2019-9-4 10:20
[原创] (2013原创)同步FIFO(不同输入输出带宽)的verilog code和testbench ...2 3 4 5 6	vlsi1217 2013-3-11	5714048	jessiechenjc 2019-9-4 09:58
[资料] Interconnection Networks-An Engineering Approach ...2 3 4 5	固执的寻觅 2015-12-10	467096	固执的寻觅 2019-9-3 22:37
dds ...2	atongmu 2007-10-14	105781	anchoret 2019-9-3 17:51
[资料] 基于FPGA的DDS设计程序精华1 ...2 3 4 5 6..11	dianzi67 2010-7-23	10826371	anchoret 2019-9-3 17:47
[资料] Matlab_Simulink和modelsim联合仿真 ...2	fallysun 2014-9-11	122859	jackhb007 2019-9-3 16:26
基于 SystemVerilog语言的验证方法学 ...2 3	wadezhu 2009-5-1	277018	wallace007 2019-9-3 15:59

1 ... 224 225 226 227228229 230 231 ... 760 / 760 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计资料(IC前端|FPGA|ASIC) 今日: 3 |主题: 26581|排名: 4

快速发帖

浏览过的版块

站长推荐 /1