基于FPGA的嵌入式系统设计 于红旗 (*^__^*) 嘻嘻……

IAR

书 名 基于FPGA的嵌入式系统设计 页数 535
作 者 徐欣 于红旗 等编著 开本 16
责任编辑 姜淑欣 字数 847千字
出 版 社 机械工业出版社 印张 0
出版时间 2005年9月第1版 页数 535
再版时间 2005年9月第2次 书号 111-15337-5
装 帧 平装 定价 49元
册 每 包 0 特价 无
带盘 光盘


--------------------------------------------------------------------------------



目 录



第1章 Xilinx现场可编程逻辑器件综述
1.1 可编程逻辑器件的基本特征
1.2 SOPC成为FPGA的发展趋势
1.2.7 总结
1.3 可编程逻辑器件的基本开发流程
1.4 Xilinx可编程逻辑器件产品选型
1.5 Xilinx创新平台FPGA架构ASMBL
1.6 Xilinx可编程逻辑器件网络资源
1.7 小结
第2章 Virtex系列高端Platform FPGA
2.1 Virtex-II系列Platform FPGA产品
2.2 Virtex-II Pro/Pro X系列Platform FPGA产品
2.3 小结
第3章 Spartan系列高性价比FPGA产品
3.1 Spartan-II系列FPGA产品
3.2 Spartan-IIE系列FPGA产品
3.3 Spartan-III系列FPGA产品
3.4 小结
第4章 基于FPGA嵌入式系统概述
4.1 嵌入式系统概述
4.2 FPGA在嵌入式系统中的地位和作用
4.3 基于FPGA的嵌入式系统设计方法
4.4 火龙刀系列FPGA评估系统设计
4.5 小结
第5章 VHDL & Verilog HDL简明教程
5.1 数字系统的表示方法和硬件描述语言
5.2 VHDL语言
5.3 Verilog VHDL语言
第6章 使用C/C++开发FPGA介绍
6.1 为什么要使用C/C++开发FPGA
6.2 如何对SystemC进行功能仿真
6.3 使用Visual C++和ModelSIM来进行仿真
6.4 使用Borland C++和SystemC_Win进行功能仿真
6.5 小结
第7章 Xilinx ISE 6.1i简明教程
7.1 设计准备
7.2 用VHDL语言设计输入
7.3 仿真
7.4 用原理图设计输入
7.5 对顶层文件进行仿真
7.6 设计实现
7.7 用EDIF设计输入
7.8 用Verilog HDL设计输入
7.9 下载配置
7.10 小结
第8章 使用ModelSim进行设计仿真
8.1 ModelSim进行设计仿真
8.2 菜单和工具栏介绍
8.3 使用图形界面对设计进行仿真
8.4 使用命令行方式对设计进行仿真
8.5 TestBench及其在仿真中的
8.6 TEXTIO在仿真中的应用
8.7 ModelSim的配置
8.8 ModelSim中的常用的几个命令
8.9 小结
第9章 基于Synplify / Synplify Pro的FPGA高级综合设计
9.1 Synplify / Synplify Pro简介
9.2 以一个例子来熟悉基本操作
9.3 在ISE 6.1中调用Synplify Pro
9.4 使用ISE 6.1自带的综合工具XST对设计进行综合
9.5 小结
第10章 FPGA设计技巧--ISE高级设计工具
10.1 Floorplanner概述
10.2 使用Floorplanner手动布局逻辑块
10.3 使用FPGA Editor进行手动布局布线
10.4 使用XPower分析设计的功耗
10.5 小结
第11章 片内逻辑分析仪工具--Chip Scope Pro
11.1 Chip Scope Pro概述
11.2 使用Chip Scope Pro内核生成器
11.3 使用Chip Scope Pro内核插入器
11.4 使用Chip Scope Pro分析器
11.5 小结
第12章 基于Internet的可重构逻辑技术及应用
12.1 系统高级配置环境简介
12.2 System ACE的实现
12.3 基本嵌入式处理器的配置技术
12.4 基于Internet的可重构逻辑实现
12.5 PAVE
12.6 小结
第13章 IP资源复用与IP Core开发
13.1 IP资源复用理念与IP Core概述
13.2 HDL编码风格与编码指导
13.3 Xilinx IP Core打包工具(IP Capture)
13.4 Xilinx IP Core生成工具(Core Generator)
13.5 Xilinx IP Core更新工具(Updates Installer)
13.6 基于IP Core的设计实现
13.7 小结
第14章 BicoBlaze处理器IPCore开发与应用
14.1 BicoBlaze处理器概述
14.2 基于Virtex-II系列器件应用的BicoBlaze处理器
14.3 基于Virtex-II和Spartan-II/IIE系列器件应用的BicoBlaze处理器
14.4 基于CPLD系列器件应用的BicoBlaze处理器
14.5 小结
第15章 Xilinx SOPC集成开发环境EDK
15.1 EDK概述
15.2 系统描述文件
15.3 EDK开发流程
15.4 小结
第16章 DSP开发工具System Generator
16.1 System Generator概述
16.2 Xilinx Blockset介绍
16.3 Xilinx Blockset库中的模块介绍
16.4 System Generator工程设计流程及实现
16.5 小结
附录 实验指导
实验1 数码管显示时钟
实验2 音频信号发生器
实验3 彩条信号显示
实验4 从SRAM中读取数据并显示
实验5 液晶模块显示字符串
实验6 EDK设计MicroBlaze定时器中断
实验7 SystemGenerator使用
实验8 串行通信实验
实验9 虚拟信号发生器
****：这是于红旗著的那本，不是任爱峰那本哈。两本不一样哦。，管理员不要误删啦哈。那我就亏大了~~
已经尽力压缩了，还是有12个~~正好弄点钱钱来花，觉得可以的就看看吧~~

Daniel10003

呵呵，谢谢楼主的分享

ningwei8027

dddddddddd

sssunday

什么语言的？verilog or vhdl? 3ks

IAR

都有涉及

yimeng7107

来学习下

warrenzb

iwanna it

zxcvb110

进来  啊啊啊啊啊

vikingg

谢谢分享

xiaoganhaha

好东西，学习，感谢分享