这个是偶机器里的东西,记不得从哪里来的,希望能对设计fir的朋友们有些帮助。 并行FIR滤波器具有速度快、容易设计的特点,但是要占用大量的资源。在多阶数的亚高频系统设计中,使用并行结构并不合算,但亚高频系统需要较高的处理速度,而串行架构往往达不到要求,因此,结合串并这两种设计方法的长处,在使用较少的硬件资源的同时实现了较高的处理速度,这里说明一种65阶八路并行、支路串行FIR滤波器的设计(实际使用了1个乘法器,8个乘累加器,一个累加....................... 附件包含:doc设计说明文档一个,verilog源程序和testbench各一个。 补充说明:该设计调用了altera的 乘法器ip核 |