在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: bijienanjing

哪位大侠有用Verilog写的FIR滤波器的实例啊?

[复制链接]
发表于 2009-5-11 12:13:01 | 显示全部楼层
多谢分享了
发表于 2009-5-12 16:56:01 | 显示全部楼层

谢楼主

最近毕设,看看,应该有帮助
发表于 2009-5-15 23:14:59 | 显示全部楼层
谢谢。。。。。。。。
发表于 2009-5-19 14:31:42 | 显示全部楼层
101101
发表于 2009-5-19 18:19:25 | 显示全部楼层


原帖由 wice3 于 2007-5-3 18:25 发表
这个是偶机器里的东西,记不得从哪里来的,希望能对设计fir的朋友们有些帮助。内容简介:串并FIR滤波器设计并行FIR滤波器具有速度快、容易设计的特点,但是要占用大量的资源。在多阶数的亚高频系统设计中,使用并行结 ...


感謝你的分享
資料很完整 有用!!!
謝謝!!!
发表于 2009-5-29 15:26:46 | 显示全部楼层

呵呵

呵呵呵呵呵呵呵
发表于 2009-5-31 16:43:43 | 显示全部楼层

基于FPGA的数字滤波器的设计

楼主你好:小弟在做一个关于“基于FPGA的数字滤波器的设计”的毕业设计,眼看毕业在即,可是还没有做出来,不知楼主有没有一些好的资料或是源代码,在此小弟谢谢楼主你了,小弟邮箱:mengyuan0909@163.com
发表于 2009-5-31 16:47:40 | 显示全部楼层
楼主你好:小弟在做一个关于“基于FPGA的数字滤波器的设计”的毕业设计,眼看毕业在即,可是还没有做出来,不知楼主有没有一些好的资料或是源代码,在此小弟谢谢楼主你了,小弟邮箱:mengyuan0909@163.com
发表于 2009-6-11 15:45:07 | 显示全部楼层

-

先谢谢!
发表于 2009-6-13 08:49:40 | 显示全部楼层
very good!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 17:45 , Processed in 0.026349 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表