设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 流片验证过的wishbone接口的I2C总线verilog 代码 ...
1 ...8910111213141516
返回列表 发新帖
楼主: li_qian_nan

流片验证过的wishbone接口的I2C总线verilog 代码

[复制链接]
sna
发表于 2018-9-4 14:17:25 | 显示全部楼层
同步设计or异步设计？
回复 支持 反对

举报

LanceBurton
发表于 2018-11-7 16:31:42 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

heidong123
发表于 2019-1-4 15:36:57 | 显示全部楼层
回复 1# li_qian_nan

你好，li_qian_nan
我正在研究这个ip做项目，这个ip的spec我已经看过了，有个问题想咨询下你，这个ip支持I2C的combined format吗？
回复 支持 反对

举报

交接班
发表于 2019-7-18 09:32:26 | 显示全部楼层
学习学习
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

未来星
发表于 2019-7-28 11:53:41 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lingking
发表于 2019-8-3 16:21:49 | 显示全部楼层
验证过的就好
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

1 ...8910111213141516
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 19:03 , Processed in 0.019984 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表