设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《VerilogHDL高级数字设计》源码

1 2 3 4 567 8 9 10 ... 27 / 27 页下一页

返回列表发新帖

楼主: rettylee

《VerilogHDL高级数字设计》源码

发表于 2007-11-6 06:30:34 | 显示全部楼层

very good thanks

回复支持反对

使用道具举报

发表于 2007-11-6 12:36:25 | 显示全部楼层

ding!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-11-17 02:54:38 | 显示全部楼层

Good!

回复支持反对

使用道具举报

发表于 2007-11-18 13:28:29 | 显示全部楼层

俺也顶一个

但愿是一些比较大的模块程序

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-11-19 00:20:05 | 显示全部楼层

多谢楼主无私共享!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-11-19 02:38:01 | 显示全部楼层

这么好，不顶都不行了

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-11-21 20:41:34 | 显示全部楼层

THanks for sharing!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-11-21 20:54:44 | 显示全部楼层

THanks for sharing!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2007-11-22 18:44:17 | 显示全部楼层

好东西啊，下载下来看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2007-11-24 04:09:30 | 显示全部楼层

Good! 哥们一定要顶!

回复支持反对

使用道具举报

1 2 3 4 567 8 9 10 ... 27 / 27 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 08:46 , Processed in 0.016966 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表