EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区

Layout讨论区今日: 24 |主题: 13403|排名: 4

版主: snk88, mickey1999, jian1712, lixiaojun707, cxl666

1 ... 331 332 333 334335336 337 338 ... 383 / 383 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] command file	林瑞 2016-3-10	12370	motofatfat 2016-3-11 10:12
[原创] 非对称高压LDMOS N管的S和B必须接一起么？ - [已解决] ...2	istart_2002 2014-11-4	188626	我力可 2016-3-10 17:38
[求助] 版图	亚亚娟娟123 2016-3-8	13366	我力可 2016-3-9 08:44
[求助] 求助！！版图POWER LINE 提取，提取的GDS 不正确 ...2	xingxingtang 2016-3-1	136825	小威_Liu 2016-3-8 14:04
[调查] 为什么Virtuoso XL用不了呢?提示not enabled~ - [已解决]	typhoon222 2016-2-15	74623	Loserman1964 2016-3-8 07:36
[求助] 请问layout从smic转到tsmc时，如何将layout中smic的pcell转成tsmc的pcell	784289492 2016-3-4	94673	我力可 2016-3-7 15:39
[求助] eetop被杀毒软件认为危险	lzq11878 2016-3-6	32769	jackzhang 2016-3-7 14:47
[求助] DRC时遇到一个问题一直解决不了，求解惑	aixs 2016-2-29	53729	lzq11878 2016-3-6 20:56
[求助] （求助）新手求个tsmc0.18库可以用的pex仿真文件谢谢大神了	774612343 2014-4-25	12654	花开一夏 2016-2-29 20:04
[求助] 哪里有比较好的版图培训啊？	clarkson2007 2015-10-13	22647	Yates 2016-2-26 11:17
[求助] 电容	tsz123456 2015-12-15	63889	QQ874283381 2016-2-24 16:53
[求助] assura LVS的问题	greenalau 2016-2-23	12610	greenalau 2016-2-24 16:27
[求助] lvs求助	huangying_2000 2015-9-29	76002	1249068807 2016-2-22 16:54
[求助] 关于高压管	蝶恋泉涌 2016-1-13	24572	Yates 2016-2-22 10:12
[求助] 西安有什么学画版图的比较好的培训班吗？求推荐！	1615296268 2015-4-28	74302	viitek 2016-2-22 09:30
[求助] 进行LVS验证，出现ERC Results报错	luoshun 2015-11-30	14777	viitek 2016-2-22 09:06
[求助] cadence 如何生成给place route用的DEF文件？	8i8i9o9o 2016-2-11	13062	viitek 2016-2-22 08:52
[求助] Cadence在新建技术库时的ASCII Technology File默认处路径不存在	花开一夏 2016-2-12	77255	花开一夏 2016-2-17 19:06
[讨论] N-guardring和P-guardring	zgf85644958 2015-6-15	35106	棍棍儿 2016-2-17 16:15
[求助] 自己编写的mark net快捷键遇到的问题求大神解答	shhjw0822 2013-12-27	96594	sunny-zhang-001 2016-2-16 16:38
[求助] 求助，virtuso移动contact或者via，连着的metal跟着移动，应该改哪个option ...2	snail_01 2013-6-24	107258	tiamo1222 2016-2-2 09:44
[求助] IC614下的系统layer怎么set valid呢 ...2 3	damonzhao 2012-10-11	2612184	我力可 2016-1-29 16:27
[求助] 求教，Cadence virtuoso最多同时可以开几个？ ...2	feiyufox 2015-4-24	1311607	eestlayout 2016-1-29 15:27
[求助] 有这样的电阻么？	silverpuma 2016-1-28	64139	silverpuma 2016-1-29 09:44
[招聘] 内推职位 Analog IC Layout-Shanghai（某著名外资半导体公司）	ictemp 2016-1-26	02932	ictemp 2016-1-26 17:52
[求助] 有谁知道latch up中 β1 X β2 >1，是怎么推导出来的？谢谢	蓝风紫心 2016-1-24	22383	fenger2038 2016-1-26 11:23
[求助] 新手virtuoso 51版本怪现象求助，不知道是怎么误操作导致的 ...2	mingyuw1988 2016-1-20	156174	lwl5505003 2016-1-24 16:34
[求助] pex 串联的管子是否会北优化掉？版主看过来	calear 2016-1-21	12695	pythoner 2016-1-22 21:35
[原创] 关于P+注入包围有源区的问题讨论 ...2	cw佛学 2011-11-1	1211624	小雨娃子 2016-1-20 11:14
[招聘] [北京/深圳]模拟集成电路layout版图工程师 ...2	arlan122 2014-10-8	139140	w554154622 2016-1-19 16:12
[求助] 请问LDMOS器件的B端再哪里	IYU 2016-1-12	83957	wbautumn 2016-1-18 15:44
[讨论] 用Ledit画版图DRC检查说active contact 不精确，这要怎么弄？	junjun37 2014-3-22	33269	supericeman999 2016-1-18 11:15
[讨论] RF芯片版图设计	severdesigner 2016-1-1	23299	xnkdzjf 2016-1-16 23:46
[求助] calibre做寄生参数提取？	ljxcanye 2016-1-15	12925	ljxcanye 2016-1-15 21:57
[求助] ERROR at capgen: capgen fails due to process file error	ustc_zg 2011-10-9	97704	qing_0120 2016-1-14 10:36

1 ... 331 332 333 334335336 337 338 ... 383 / 383 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

Layout讨论区今日: 24 |主题: 13403|排名: 4

快速发帖

浏览过的版块

站长推荐 /1

Layout讨论区 今日: 24 |主题: 13403|排名: 4

快速发帖

浏览过的版块

站长推荐 /1

Layout讨论区今日: 24 |主题: 13403|排名: 4