设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (452) |订阅

Layout讨论区 今日: 8 |主题: 12224|排名: 11 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 已删 attach_img freshworker 2017-10-3 12370 王新阳 2017-10-3 19:04
[求助] VDD和GND金属层选择及布线连接的问题 星际宝贝 2017-10-1 13370 不一样的张杰 2017-10-1 14:56
[求助] bandgap模块 每天甩油的猪 2017-9-27 72771 每天甩油的猪 2017-9-30 13:49
悬赏 [原创] 相邻的不同电阻中间用dummy好还是用环隔开好？ - [悬赏 50 信元资产] attach_img typhoon222 2017-9-12 73962 JSing_Wong 2017-9-30 13:33
[求助] 请问电阻的dum，在runLVS的时候被识别成管子？ wang29107 2017-9-26 21866 jiangtaojack 2017-9-29 20:56
[求助] IC61 画layout 生成的via重叠后不可区分  ...2 shuishishui 2017-9-6 124624 firewolf223 2017-9-29 16:06
[原创] 这个LDMOS的衬底接漏端？？？请大神解惑！！！ attach_img A_BO 2017-9-20 42509 ericjing0571 2017-9-29 15:04
悬赏 [求助] 使用layoutXL时pcell与symbol不在同一个库 - [悬赏 600 信元资产] attachment  ...234 hhs_love 2013-7-26 3416497 我力可 2017-9-29 15:02
[求助] NMOS做ESD管时它的源漏电流有区别吗？ 602362204 2017-9-25 22816 Snowy2016 2017-9-28 19:26
[求助] 求助，为什么电阻上补的dum,runLVS时被识别成管子？ wang29107 2017-9-26 32083 Snowy2016 2017-9-28 19:09
[求助] 初学模拟版图，版图中不同器件靠近摆放的依据？？ 青青。子衿 2017-9-27 01698 青青。子衿 2017-9-27 18:43
[讨论] laker / virtuso / Ledit 都說能SCHEMATIC DRIVEN LAYOUT andy2000a 2012-9-8 95225 leefuture50 2017-9-27 13:37
[讨论] laker产生layout.lock文件 林瑞 2016-4-15 63595 chingyy000 2017-9-27 12:44
[求助] gdsIIToVdb 函数 是实现什么功能？ IR888 2017-7-29 11714 sdfiyrwe 2017-9-27 10:49
[求助] 求助大神们，enclosure等于XX写法 xpngtc 2017-9-21 22156 xpngtc 2017-9-27 09:20
[求助] 使用Cadence IC 514 架设工作 bridgepons 2017-9-8 22940 bridgepons 2017-9-26 22:31
[求助] 模拟包数字的顶层，数字apr用到全局变量，在顶层做lvs时报很多电源地的错，怎么处理？ m13728838513 2017-9-25 83280 motofatfat 2017-9-26 18:06
[求助] 求助！如何把自己做的symble和网表联系在一起? 一只傲娇的喵喵 2017-9-24 81739 一只傲娇的喵喵 2017-9-26 09:40
[求助] 初学模拟版图，金属2跨器件多晶硅栅有和影响，实际项目中可以这样跨线吗 青青。子衿 2017-9-16 42999 夏雨123 2017-9-26 09:25
[求助] 求助！如何把自己做的symble和网表联系在一起? 一只傲娇的喵喵 2017-9-26 21637 一只傲娇的喵喵 2017-9-26 09:15
[求助] 模拟工程师经常说的什么 gita是什么意思？ dyytx 2017-8-31 82593 sdfiyrwe 2017-9-25 16:53
[原创] 模拟版图工程师培训  ...2 viitek 2016-7-18 186362 viitek 2017-9-23 19:59
[求助] perl调用calibre跑PEX的问题 attach_img moyunming 2017-8-16 22032 moyunming 2017-9-23 09:42
[求助] 在版图设计中为避免天线效应采用向上跳线法，本层积累的电荷不就会把栅氧击穿了吗？ leifengxiu 2015-3-30 74096 Snowy2016 2017-9-22 18:17
[求助] virtuoso关于鼠标的快捷键问题 GePanda 2017-9-22 37320 Snowy2016 2017-9-22 17:07
[求助] 新建库时load tf文件不成功！！！ attach_img Lolia1217 2017-2-9 74125 lq8585 2017-9-22 15:34
[求助] IC5141 layout LVS报错，求助大神。 attach_img  ...23 gl9410 2017-8-20 246231 @@@12 2017-9-21 10:38
[求助] 请教一下，复制的管子有原管子的连接关系吗。 wang29107 2017-9-20 21688 johnsone74 2017-9-20 22:05
[原创] Cadence包括IC617在内的全套新版工具套件（2015年底版） min4max 2016-1-17 56215 zisa 2017-9-18 20:24
[求助] 谁有电阻，电容的pcell制作方法的资料啊？？？多谢 青青。子衿 2017-9-12 52710 roro_mm 2017-9-18 15:28
[求助] cadence多层板via drc求助 attach_img junz 2017-9-17 12886 存在感 2017-9-18 14:30
[求助] 初学模拟版图，电源线一般是金属几，金属2信号线可以通过金属1电源线吗 青青。子衿 2017-9-9 11779 地瓜1111 2017-9-16 12:43
[求助] 衬底连接孔的设计应该遵循哪些原则？如果不遵循这些规则，导致的结果是？ 地瓜1111 2017-9-14 21476 地瓜1111 2017-9-16 11:29
[求助] 求助：转工艺后RF的器件lvs不认？？ attach_img 逗比夫斯基 2017-9-11 41951 firewolf223 2017-9-15 17:50
[讨论] 相同尺寸下，当个finger的晶体管与多个finger的晶体管的区别 ygq123 2017-8-5 52955 苏沐 2017-9-15 17:00
下一页 »
1 ...272273274275276277278279... 350下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 15:49 , Processed in 0.028044 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块