EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区

Layout讨论区今日: 21 |主题: 13345|排名: 5

版主: snk88, mickey1999, jian1712, lixiaojun707, cxl666

1 ... 271 272 273 274275276 277 278 ... 382 / 382 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] GR环中的gr层去除后，改变坐标或移动环后，gr层又会出现。需要怎么处理	Ic~layouter 2020-3-1	42216	aibbt 2020-3-4 07:52
[求助] 如何自动添加dummy ...2 3	mm8880992 2014-1-15	2728732	bing_bing 2020-3-3 13:47
[求助] command file 要怎么学？	wyt18697340152 2020-2-28	32811	firewolf223 2020-3-2 18:33
[求助] LVS错误问题	一个很酸的李子 2020-2-29	53601	Cindyren 2020-3-2 17:26
[求助] Calibre中LVS options问题	乐乐8 2020-3-2	01546	乐乐8 2020-3-2 14:40
[求助] 关于rcx过程中电阻的提取 - [悬赏 50 信元资产]	大力射门 2019-2-18	32707	aibbt 2020-3-2 09:00
[求助] 关于模拟电路版图的硕士论文题目 - [悬赏 50 信元资产]	会飞的肥兔子 2017-3-9	52545	aibbt 2020-3-2 08:58
[求助] 求助	家里蹲研究生 2020-2-29	01658	家里蹲研究生 2020-2-29 16:19
[求助] cdsinit	c遇见 2020-2-25	84153	aibbt 2020-2-28 08:33
[求助] STI area	fangwang85 2020-1-20	72931	fangwang85 2020-2-25 14:25
[求助] 51中怎样批量去掉layoutXL调用时自带的guardring ...2	Galileo_Galilei 2019-11-21	115638	xiaoyunbaixue 2020-2-24 20:23
[求助] 请问DRC中的metal stack问题	方兴未艾 2020-2-19	54722	梅希 2020-2-24 18:44
[原创] Cadence上可以实现Verilog与Layout的转换吗？	Trafford 2020-2-5	52348	aibbt 2020-2-18 20:05
[求助] 用pcell方法建立了一个mos管调出来发现默认尺寸有一端没有孔	xiaoyunbaixue 2020-1-14	22162	aibbt 2020-2-18 20:02
[求助] std cell 转 GDS错误	白白学芯 2020-1-15	52475	aibbt 2020-2-18 19:57
[求助] 问个匹配问题？	SST爱学习 2020-2-18	12739	aibbt 2020-2-18 19:55
[求助] 理想的受控电压源如何在layout中实现?	Trafford 2020-2-17	63417	zhun392425288 2020-2-18 18:09
[求助] M.2接口的基于SATA协议的SATA-A+/SATA-A-是输入还是输出接口呢	yyz1988 2020-2-13	11881	ranqi 2020-2-17 14:31
[求助] 求助，有没有大佬会这种编程	panzerluke 2020-2-12	02092	panzerluke 2020-2-12 10:12
[求助] 库没有与5030库连接上，库里面的layout只有2个层次，而5030库里层次全有，请问解决？	taweqa 2020-2-9	32305	taweqa 2020-2-10 20:54
[求助] 版图新手问问题。	taweqa 2019-9-3	32303	taweqa 2020-2-9 22:19
[求助] skill抽pad坐标出错，turned on maintain connections	叶落 2020-2-5	32054	ranqi 2020-2-8 22:55
[求助] layout资料区	wanchengchen 2020-2-7	22136	ranqi 2020-2-8 22:49
[求助] calibre进行后仿真网表提不出端口	打不倒的小乖兽 2020-1-15	43512	phosphors 2020-2-6 19:24
[求助] SMIC工艺的layer一层按purpose不同分了drawing label net pin，信号label打在哪一层？	IvenC 2020-1-17	45156	phosphors 2020-2-6 19:19
[求助] 这里的Dummy有什么作用？	白白学芯 2019-11-19	33224	phosphors 2020-2-6 17:47
[求助] 关于Calibre LVS Extraction Report Warning 的问题	Trafford 2019-11-26	33115	phosphors 2020-2-6 17:41
[求助] 小工艺阱偏效应	LXS13225665126 2019-11-27	12391	phosphors 2020-2-6 17:40
[求助] 617版本中是否没有Layout Turbo了？如果有在哪里，如果没有替代的工具是什么？	IvenC 2020-1-15	11300	phosphors 2020-2-4 14:21
[求助] 换一个问法，差分对管要求严格匹配，怎么做最好？为什么？	cxchust 2020-1-11	34911	phosphors 2020-2-4 13:56
[求助] could not read rules file	ichxj 2020-2-1	32024	maomao198477 2020-2-3 11:55
[求助] 求解：关于三层guardring的知识	black小屁 2017-10-23	12983	xd_HR 2020-1-27 13:30
[求助] 多子Guardring和少子Guardring的区别~~ ...2 3	l195934605 2013-7-1	2419913	xd_HR 2020-1-27 12:45
[求助] 如何快速修改大量pin的方法。	walwan520 2020-1-20	24239	CKH 2020-1-22 03:14
[求助] Pcell里面的ods参数	scmyhbj 2020-1-21	01884	scmyhbj 2020-1-21 14:21

1 ... 271 272 273 274275276 277 278 ... 382 / 382 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

Layout讨论区今日: 21 |主题: 13345|排名: 5

快速发帖

浏览过的版块

站长推荐 /1

Layout讨论区 今日: 21 |主题: 13345|排名: 5

快速发帖

浏览过的版块

站长推荐 /1

Layout讨论区今日: 21 |主题: 13345|排名: 5