设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (487) |订阅

Layout讨论区 今日: 0|主题: 12924|排名: 4 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[求助] 画版图时，想选择衬底为integrated，为什么选不了？ attach_img 支煜 2019-5-13 01471 支煜 2019-5-13 15:33
[求助] 外延层对latch up的影响 cst00 2019-5-10 12636 yanpflove 2019-5-10 17:49
[求助] 请问多阈值的版图怎么画？就是一个电路图中包含常规阈值、高阈值和低阈值的管子 清卿子衿 2019-5-8 93065 chengji1999 2019-5-10 09:08
[资料] virtuoso vruler 十字标尺的函数有会的吗？ chinarml 2019-5-9 12529 yanpflove 2019-5-9 11:34
[求助] laker如何单独取消一条高亮线？ attach_img taohuachangkai 2016-8-2 88788 夜空星梦 2019-5-9 11:07
[求助] candence virtuoso 的shift +鼠标右键 翻转功能是否有机会改善 attach_img 3512596 2013-4-8 29604 chinarml 2019-5-7 17:41
[求助] 层次化删除指点的版图元素 ziyibailing 2019-5-7 21590 ziyibailing 2019-5-7 10:20
[求助] 求助关于SMIC180nm EEPROM工艺的HVPMOS的DNW问题 attach_img SuperLYL 2019-4-21 74445 SuperLYL 2019-5-4 10:37
[讨论] 找到tanner ledit 教學網站 原來可 import cadence attachment  ...2 andy2000a 2013-4-3 1616345 se3 2019-5-2 21:12
[原创] 格点设置是参考DRC文件还是技术文件？ attach_img sudabin 2019-5-1 01540 sudabin 2019-5-1 08:32
[求助] v2lvs把verilog转化为spice网表，option选项设置 czldjl 2019-4-30 12032 yiweikun 2019-4-30 14:28
[求助] calibre图形界面里不能修改和键入字符 sudabin 2019-4-29 61949 sudabin 2019-4-29 21:21
[求助] 求51版本的highlightdiplay的加载方法 西瓜慧子 2019-4-29 21969 西瓜慧子 2019-4-29 15:46
[求助] 【求助】5141的版图通过CDB转OA到IC617后，版图中的通孔无法显示 attach_img AdamLeeCN 2019-4-25 61976 sanmuyang 2019-4-28 10:41
[求助] pvs lvs rules file attach_img 叶落 2019-4-27 42871 叶落 2019-4-28 09:31
[求助] 怎样把CDB格式的电路库转成OA格式的电路库？ sudabin 2019-4-27 21451 sudabin 2019-4-27 23:58
悬赏 [求助] 芯片级LVS case求解 - [悬赏 50 信元资产] attach_img  ...2 18800261604 2019-4-23 175612 poly_lq 2019-4-26 17:38
[求助] 关于AC仿真中spectre的问题 新人帖 attach_img topf002 2019-4-20 42041 leehying 2019-4-26 14:23
[求助] DRC如何只跑一个选项 西瓜慧子 2019-4-26 44186 西瓜慧子 2019-4-26 11:49
[求助] 关于technology file的一些问题请教  ...2 xnkdzjf 2013-3-19 139170 skk9108 2019-4-26 10:15
[求助] 怎么L-EDIT导入GDSII？？？ 新人帖 attach_img wxp248664668 2019-3-30 12161 wxp248664668 2019-4-24 10:57
[求助] abstract抽取lef时导入的lef文件怎么获取 attach_img dongjunjie 2018-12-3 42806 gret 2019-4-23 00:21
[求助] calibre无法做DRC  ...2 578738434 2015-12-29 1613088 xulikang 2019-4-22 16:26
[求助] Abatract坐标错误求教 attach_img even810223 2019-4-18 51763 even810223 2019-4-22 15:44
[求助] IC layout 完了以后， 怎样标明管脚1 的位置？ attach_img chj88 2019-4-22 41622 chj88 2019-4-22 10:10
悬赏 [求助] 新手上路——layout层的定义怎么看 - [悬赏 50 信元资产] attach_img layout呀 2019-4-12 62875 wyn777999 2019-4-18 10:01
[求助] Cadence IC6.16中如何实现metal fill等自动化填充 新人帖 恩恩宋书航 2019-4-14 33417 Tin_M 2019-4-17 23:27
[求助] 关于abstract抽lef 一致性比对的问题 czldjl 2019-4-17 01483 czldjl 2019-4-17 16:19
[求助] IC617下 smic18工艺 drc出现问题 求助 新人帖 attach_img zzsz1213 2019-4-14 53084 zzsz1213 2019-4-17 11:23
[讨论] 新手上路，关于layout层的问题（1） attach_img layout呀 2019-4-12 43834 叶落 2019-4-17 09:37
[求助] $mic018工艺 fangwang85 2019-4-16 11848 yanpflove 2019-4-16 16:52
[原创] 特邀资深面试官谈谈求职那些事 一岁就很帅 2019-3-21 12016 zht7357 2019-4-16 15:00
[求助] IC617 器件移动不了 attach_img Trzhi 2019-4-15 41637 amodaman 2019-4-16 11:35
[求助] 在cadence中如何定义.cdsenv的路径？  ...2 hiky 2015-8-10 1111111 dengbiao 2019-4-16 10:04
[求助] 大电流问题  ...2 ic_shuo 2016-5-19 1011349 德布劳内 2019-4-15 11:46
下一页 »
1 ...270271272273274275276277... 370下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-12 00:21 , Processed in 0.038013 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块