在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1389|回复: 0

[原创] 北京上海深圳招聘模拟、数字版图工程师/经理

[复制链接]
发表于 2020-6-28 09:58:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
专注芯片行业招聘   手上有多家公司招聘版图  以下是JD   具体公司信息欢迎问询  微信 katty:361261541


上海(一到三。七、八)
一、
资深版图
工作职责:
1.主要设计产品为高精度电源和信号链: 包括AFE, DC-DC, LDO, INA, OPA, ADC, DAC,PLL 等。
2.参与芯片版图的全流程设计,包括封装,布局,布线,验证,流片等。
3.负责芯片模块和顶层的版图设计,负责版图的验证,包括DRC, LVS, ANT, ERC, Power Plot,LatchUP,ESD 等。
任职资格:
1.微电子,集成电路,电子工程等相关专业本科及以上毕业,工作经验>=5 年。
2.丰富的模拟版图设计经验,熟悉常用的电路。
3.熟悉CMOS,BCD 工艺,对器件有较深的认识。
4.熟悉封装,熟悉virtuoso-XL,Calibre,对布局布线有深刻的理解,Debug 能力强。
5.熟悉rule deck 文件,对esd 和latch up 有深刻的理解,基础知识扎实,熟悉设计工具及环境。


二、模拟版图:
任职要求:
1.本科及以上学历,5年以上模拟版图设计工作经验;
2.模拟/数模混合IC全定制版图设计的直接经验;有相关流片经验;
3.熟悉使用 cadence\calibre等工具进行版图设计;
4.扎实的数字电路与模拟电路基础,熟悉半导体原理知识;熟悉深亚米级工艺流程;
5.了解电路设计流程,能看懂常见模拟电路设计;
6.有28纳米以下工艺版图设计经验;
7.有PLL或Serdes版图经历



三、版图
职责描述:
1、负责高速模拟/混合信号集成电路版图整体及模块设计及验证,包括DRC、LVS等。
2、负责公司芯片Tapeout流程及后续事宜。
3、分析相关工艺流程和设计规则,理解所用器件的工艺结构。
4、依靠版图布局技术,提高电路性能。
5、与研发有效合作,指导或完成版图的设计目标,并输出版图规范文档。
6、协助进行部门管理,规划项目进度,保证项目质量。

任职要求:
1、本科学历,电子/微电子相关专业;
2、五年以上工作经验,熟悉IC设计基本流程;
3、熟练使用IC版图设计工具(virtuoso,calibre),熟悉CMOS工艺流程;
4、有65nm以下CMOS工艺或SIGE工艺设计经验者更佳,有PR经验;
5、有高速芯片版图设计经验更佳,如vcsel driver, TIA, Serdes等


北京


四、数字版图 模拟版图各一位
版图设计工程师
职责描述:
1、负责芯片产品的模拟版图、数字版图的设计实现工作,完成寄生抽取、DRC、LVS验证;
2、负责完成芯片顶层版图布局、整合、拼接工作,编写版图设计报告;
3、负责完成芯片merge、工艺厂数据交互、工艺设计数据维护工作。

任职要求:
1、微电子、集成电路、计算机软件相关专业本科及以上学历;
2、具有模拟/数字版图设计1年以上的实际工作经验;
3、熟练使用集成电路EDA版图设计工具;
4、责任心强,学习能力强,善于沟通和表达;
5、能够接受出差或中长期驻外工作;
6、英语4级以上。




五、模拟/定制版图经理

职责与工作任务:
1.职责表述:完成芯片版图设计
工作任务:
根据电路设计的要求,完成模拟/定制版图的设计;
能根据电路特性做版图优化,实现面积性能的优化;
需要有良好的沟通能力、表达能力和团队合作力;

2.职责表述:完成芯片流片工作
工作任务 :
根据工艺设计规则要求,完成drc/lvs/erc/ant/ESD/latch 等流片的检查,保证芯片顺利流片;
提取寄生参数spf/dspf/SPEF等为后仿真和STA检查使用;
使用工具完成dummy 生成等工作;
完成版图Merge,ejob view 等工作;
3.职责表述: 领导和指导团队
工作任务
能领导和指导团队一起工作,完成芯片版图任务;
细致耐心,完成芯片的检查工作;




六、
模拟设计工程师(layout)-北京
薪资范围(15k-25k)
需求人数(1人)
岗位职责:
1、负责定制芯片的版图设计与混合信号CMOS定制芯片的实现;
2、负责模拟/混合信号电路的版图分类,DRC/LVS/LPE验证,模块/芯片的布局,电源/时钟的分布以及芯片集成;

任职要求:
1、取得定制芯片版图设计培训证书BSEE者优先;
2、熟练使用版图设计工具Cadence或Laker;
3、熟练使用Calibre等 验证工具;
4、熟悉常规foundry工艺和design rule,有深亚微米版图设计和成功量产经验者优先;
5、工作态度严谨,具有良好的问题解决能力,沟通能力及团队合作精神;
6、较好中英文沟通表达能力;
7、3年以上相关工作经验。


模拟版图设计工程师: 北京
1) 熟练掌握模拟电路版图绘制,有流片经验者优先
2)3年以上工作时间,学历没有硬性要求
工作内容:
1)BG/DA/AD/CP/LDO等基本模拟电路的版图设计




七、上海 或者深圳

Senior Layout Designer-Shanghai OR Shenzhen(Location)
Responsibilities
Work closely with engineering to provide high quality layout in a timely manner
Proficient in block level, macro level and top level; floor planning, assembly and verification
Experience in leading a project layout team a plus
Experience working in multiple processes
Communicate regular status updates
Qualifications
A High School Diploma or equivalent
5+ years of layout experience
Strong understanding of basic electrical properties and principals
Strong familiarity with Cadence Virtuoso, Layout XL, Calibre and Unix
Advanced knowledge of layout dependent effects wrt device and process matching techniques
Execution in Top Level assembly of Layout
Strong knowledge of Latchup prevention and ESD protection schemes a plus
Strong familiarity with P&R methods a plus
Proficient in Excel, Word, Power Point and Outlook
Outstanding communication and verbal presentation skills.




八、
Job Description:
1.STD cell/custom digital circuit layout and optimization
2.Analog IP layout such as LDO, PLL etc
3.Discussing floorplan,routing and optimization with circuit engineer
4.DRC/LVS check and optimization
5.Extract layout parasitic netlist to circuit engineer

??
Requirement:
1.Electrical Engineering or Microelectronics or related fields, 3+ year working experience
2.Knowledge of advanced process nodes
3.Experience in STD cell library, transistor level custom circuit design
4.Experience in analog IP layout is a plus
5.Experience in virtuoso/calibre/SKILL
6.Tape out & debug experience will be plus


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-27 05:47 , Processed in 0.030846 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表