在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (453) |订阅

Layout讨论区 今日: 11 |主题: 12241|排名: 4 

悬赏 [求助] 集成电路布图登记证书有没有用? - [悬赏 20 信元资产] attach_img asd133220 2020-3-6 12456 tuohong 2020-3-7 10:22
[求助] 求IC layout交流学习的群 乐乐8 2020-3-6 31391 lalala2018 2020-3-7 10:20
[讨论] 有没有人是用tanner做版图的?  ...234 2hen 2011-11-1 3213219 @@@12 2020-3-6 15:12
[原创] 西安版图工程师 173331521 2020-2-28 11724 @@@12 2020-3-6 14:59
[求助] DC综合后的面积报告,可以用来确定ICC的floorplan?[已解决] TacuLee 2015-8-7 86571 3456721 2020-3-6 13:49
[求助] T40,寄生参数提取电阻抽取有问题 远上寒山 2020-2-27 52798 cherry_li 2020-3-6 11:47
[求助] 源漏共用的问题 attach_img 一个很酸的李子 2020-3-5 96205 tuohong 2020-3-6 09:32
[求助] 求助一份关于calibre抽取perc的学习文档。 chinarml 2019-12-10 23561 jolin821 2020-3-5 22:00
悬赏 [求助] LVS 与非门AB端不分,请问是哪个语句问题。 - [已解决] 茶清味 2020-3-4 53888 bing_bing 2020-3-5 11:15
[求助] TSMC RF工艺的版图,需要注意些什么? 思奇 2012-3-18 44183 龟果怪 2020-3-4 14:59
[解决] DB文件如何生成版图? zgf85644958 2017-5-15 63225 tvman2015 2020-3-4 11:13
[求助] 如何使用一个后缀为.DB的文件 kjdxll 2012-9-5 95191 tvman2015 2020-3-4 11:08
[求助] 简单求助,十万火急 attach_img SST爱学习 2020-3-3 41682 firewolf223 2020-3-4 10:57
[求助] GR环中的gr层去除后,改变坐标或移动环后,gr层又会出现。需要怎么处理 新人帖 attach_img Ic~layouter 2020-3-1 41736 aibbt 2020-3-4 07:52
[求助] 如何自动添加dummy attach_img  ...23 mm8880992 2014-1-15 2725752 bing_bing 2020-3-3 13:47
[求助] command file 要怎么学? wyt18697340152 2020-2-28 32232 firewolf223 2020-3-2 18:33
[求助] LVS错误问题 新人帖 attach_img 一个很酸的李子 2020-2-29 52889 Cindyren 2020-3-2 17:26
[求助] Calibre中LVS options问题 attach_img 乐乐8 2020-3-2 01292 乐乐8 2020-3-2 14:40
悬赏 [求助] 关于rcx过程中电阻的提取 - [悬赏 50 信元资产] 大力射门 2019-2-18 32115 aibbt 2020-3-2 09:00
悬赏 [求助] 关于模拟电路版图的硕士论文题目 - [悬赏 50 信元资产] 会飞的肥兔子 2017-3-9 41978 hypo029 2020-3-1 20:21
[求助] 求助 attach_img 家里蹲研究生 2020-2-29 01369 家里蹲研究生 2020-2-29 16:19
[求助] cdsinit 新人帖 c遇见 2020-2-25 83378 aibbt 2020-2-28 08:33
[求助] 版图中有两个地,怎么避免LVS混淆  ...2 1029292401 2019-8-16 145219 yangheSDUT 2020-2-26 17:58
[求助] STI area fangwang85 2020-1-20 72344 fangwang85 2020-2-25 14:25
[求助] 51中怎样批量去掉layoutXL调用时自带的guardring 新人帖  ...2 Galileo_Galilei 2019-11-21 114517 xiaoyunbaixue 2020-2-24 20:23
[求助] 请问DRC中的metal stack问题 新人帖 attach_img 方兴未艾 2020-2-19 53950 梅希 2020-2-24 18:44
[原创] Cadence上可以实现Verilog与Layout的转换吗? Trafford 2020-2-5 51708 aibbt 2020-2-18 20:05
[求助] 用pcell方法建立了一个mos管调出来发现默认尺寸有一端没有孔 attach_img xiaoyunbaixue 2020-1-14 21724 aibbt 2020-2-18 20:02
[求助] std cell 转 GDS错误 attach_img 白白学芯 2020-1-15 51937 aibbt 2020-2-18 19:57
[求助] 问个匹配问题? SST爱学习 2020-2-18 11986 aibbt 2020-2-18 19:55
[求助] 理想的受控电压源如何在layout中实现? Trafford 2020-2-17 62678 zhun392425288 2020-2-18 18:09
[求助] M.2接口的基于SATA协议的SATA-A+/SATA-A-是输入还是输出接口呢 attach_img yyz1988 2020-2-13 11568 ranqi 2020-2-17 14:31
[求助] 求助,有没有大佬会这种编程 attach_img panzerluke 2020-2-12 01762 panzerluke 2020-2-12 10:12
[求助] 库没有与5030库连接上,库里面的layout只有2个层次,而5030库里层次全有,请问解决? attach_img taweqa 2020-2-9 31771 taweqa 2020-2-10 20:54
[求助] 版图新手问问题。 taweqa 2019-9-3 31761 taweqa 2020-2-9 22:19
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 08:57 , Processed in 0.026853 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块