在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (395) |订阅

Layout讨论区 今日: 2 |主题: 11146|排名: 5 

[求助] 匹配的mos管用什么层 Chenger_ 2019-11-5 92508 Chenger_ 2019-12-6 14:30
[求助] 反向提取的edif导入ic5141成功 gg546fgfg 2019-12-4 11651 ansu94 2019-12-6 10:27
[求助] virtuoso 硬件配置问题 新人帖 lareen623 2019-12-3 52178 a56142304 2019-12-5 10:08
[求助] 匹配问题 白白学芯 2019-11-20 21776 victor0o0 2019-12-2 12:16
[求助] cadence中layout遇到的几个问题,第一次发帖,有人能帮一下么,谢谢。 新人帖 zhangzch 2019-11-28 23923 zhangzch 2019-11-29 14:56
[解决] IC61功能的使用 attach_img dpiyssr 2017-5-16 44419 BongTua 2019-11-25 16:20
[求助] 如何导入spice in 时候pin的input/output 信息 ghoastjeff 2019-11-25 01217 ghoastjeff 2019-11-25 16:20
[求助] design rule求助 2hen 2019-11-22 11677 GhostHunter 2019-11-23 17:22
[讨论] 中国IC设计业占全球份额10%,如何理解这个数字? houjs 2019-11-23 11439 GhostHunter 2019-11-23 17:12
[招聘] 招聘版图工程师 (工作地点在苏州) 290702500 2019-4-28 42506 290702500 2019-11-23 15:19
[求助] shift +s怎么使用 18870774480 2019-11-8 11525 buloveice 2019-11-22 10:42
[求助] path线用sl拉伸的时,格点由0.001变成了0.005,拉线总是对不齐。 新人帖 z294201971 2019-11-19 21487 z294201971 2019-11-22 10:22
[求助] LVS识别不出RFMOS和相关连线 1361741759 2019-11-21 51644 GhostHunter 2019-11-22 09:19
[求助] 请教一个assura验证lvs的问题 linxishiguang 2019-11-6 11174 linxishiguang 2019-11-20 15:50
[求助] 找版图实习(应届生) 陈广财 2019-11-20 01291 陈广财 2019-11-20 11:46
[求助] 请教一下,在virtuoso ,通过library manager打开版图的时候,版图没有在最顶层显示,该怎么设置呢? 新人帖 电子好难 2019-10-24 21966 GhostHunter 2019-11-15 18:00
[求助] 模拟版图设计 18312727343 2019-11-13 22231 GhostHunter 2019-11-15 17:28
[求助] 锁闭电路 wxu116 2019-11-15 01388 wxu116 2019-11-15 16:44
[求助] 请教各位,关于匹配问题的取舍 新人帖 attach_img register_623 2019-11-12 92218 register_623 2019-11-14 20:03
[求助] 模拟版图设计 18312727343 2019-11-13 31667 dafteric 2019-11-14 08:56
[求助] 怎么 shrink cell  ...2 ydlm42sj 2012-10-11 117302 891680996 2019-11-13 12:47
[求助] 杭州地区有偿求助:Virtuoso入门 新人帖 mycoal 2019-11-12 31461 mycoal 2019-11-12 13:45
[求助] 求一个8位FLASH ADC电路图。 新人帖 yy1121 2019-11-11 01256 yy1121 2019-11-11 19:46
[求助] 61中如何调出mag? 新人帖 attach_img 林叶子 2019-10-17 31363 Snowy2016 2019-11-11 10:38
[求助] 加衬底接触环多可以防止噪声和闩锁效应,是怎末防止的?? 刚刚起飞的菜鸟 2019-10-19 53497 kday788 2019-11-8 22:23
[原创] ic618 design sch线路快捷键9有问题 attachment yhp2008 2019-10-29 92642 yhp2008 2019-11-8 20:33
[求助] 现在存储器设计工程师主要是做什么,有什么可以自我学习的书籍吗 silencez1 2019-11-8 01263 silencez1 2019-11-8 13:55
[求助] MIM电容上下层金属短路 attach_img maige0106 2019-11-1 51924 maige0106 2019-11-7 19:10
[求助] NMOS加双环,遇到了DIODENWX的问题。 attach_img 051021031 2014-7-6 93583 apple2014 2019-11-6 15:29
[求助] 谁有填chip金属的脚本?不是填dummy的脚本 dun21can 2019-11-6 01324 dun21can 2019-11-6 13:24
[求助] 版图DRC问题求助 新人帖 attach_img S201861302 2019-10-29 92372 even810223 2019-11-6 09:10
[求助] LVS rule file里的CONNECT 语句怎么理解 新人帖 Aimeewang 2019-11-1 42519 Aimeewang 2019-11-4 15:54
[求助] 基于cadence ic软件的版图设计 新人帖 18312727343 2019-10-24 42175 18312727343 2019-11-4 14:02
[求助] 2pf MOM电容 Eugen 2019-10-30 61547 Eugen 2019-11-4 11:02
[求助] cadence ic中calibre安装后打开出现如下错误?请问是哪里装错了 18312727343 2019-11-2 01512 18312727343 2019-11-2 22:14
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 11:49 , Processed in 0.043559 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块