EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区

Layout讨论区今日: 12 |主题: 13338|排名: 10

版主: snk88, mickey1999, jian1712, lixiaojun707, cxl666

1 ... 117 118 119 120121122 123 124 ... 382 / 382 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 线宽在哪里设置谢谢	jiangbo321 2023-3-31	63197	elbert 2024-1-22 16:52
[求助] 【求助】新手求助反相器版图问题	ceciliayan 2024-1-22	71579	ceciliayan 2024-1-22 13:02
[讨论] 版图	wyjly 2024-1-18	51923	feimou 2024-1-22 11:42
[原创] IC版图外包承接	王松杰 2023-12-4	11869	王松杰 2024-1-22 10:34
[求助] calibre验证中的lvs和pex问题 - [悬赏 100 信元资产]	alex0152 2024-1-12	31992	alex0152 2024-1-22 10:15
[求助] PDK建库	糯米糍CLQ 2024-1-18	31412	489315174 2024-1-21 19:04
[求助] Cross connect error一般都是什么错	being_li 2024-1-21	11014	being_li 2024-1-21 12:57
[求助] 小白求助需要用不规则形状的二极管	nuobeierjiang 2024-1-20	01471	nuobeierjiang 2024-1-20 15:19
[讨论] 关于mos器件和DRC检查的一些问题	龙学芯 2024-1-20	01328	龙学芯 2024-1-20 14:10
[求助] 将两个gds文件合并起来的指令 ...2	china8894 2014-7-1	107096	xiao_sd 2024-1-20 11:28
[求助] virtuoso抽取cdl时[]被删	新手IC工程师 2024-1-19	01365	新手IC工程师 2024-1-19 18:40
[求助] ESD 管漏端拉开的间距	yangheSDUT 2024-1-19	21465	yangheSDUT 2024-1-19 18:19
[原创] PEX提参问题	HDZ980104 2024-1-19	11420	wx148520 2024-1-19 18:07
[求助] 小白求助，请问如何看cadence virtuoso版图各层的最小线宽吗	shuai_l 2024-1-19	72348	光非 2024-1-19 18:00
[求助] 求大佬，有无自动生成电阻的poly和孔的个数的脚本	MrZyf 2024-1-12	51507	happy_star 2024-1-19 16:26
[求助] 找不到Layout窗口下方的Toolbar和Floorplanning了	碘酒 2023-9-21	51742	碘酒 2024-1-19 16:19
[求助] 如何看mask?	zaorituixiu 2024-1-19	31882	zaorituixiu 2024-1-19 10:56
[求助] 有uu做过hybrid的chip吗？	cjjiang 2024-1-19	01026	cjjiang 2024-1-19 10:28
[求助] 使用XL时出现如下警告，怎么解决？	陈卫霖 2024-1-17	51603	陈卫霖 2024-1-19 10:03
[求助] LVS报错	ic小菜鸡、 2024-1-18	51278	夏季冰可乐 2024-1-19 09:58
[求助] Calibre DRC load rule文件时报错 ...2	liuyingpz 2021-6-23	136309	墨离 2024-1-18 18:33
[求助] LVS报错	ic小菜鸡、 2024-1-18	0759	ic小菜鸡、 2024-1-18 18:02
[求助] 做DRC时遇到了编译失败的问题 ...2 3	1029292401 2019-5-21	218364	墨离 2024-1-18 17:25
[求助] 想请教一下利用Chiplogic analyzer 提出网表通过Chipmaster 映射电路到Cadance的流程	lyf821114 2017-1-17	86553	一个大牛子 2024-1-18 08:41
[求助] tsmc18的添加dummy脚本怎么用	lichunlin2019 2023-5-31	33769	28803260405 2024-1-17 20:32
[原创] 【layout技巧】Layout中几种自带的跳层打孔工具及方法	Tin_M 2023-1-14	53905	lnxmj 2024-1-17 17:36
[求助] 将ESD器件分成两个进行layout	tfjim 2024-1-15	41799	Andyou 2024-1-17 17:00
[求助] 请问大佬们一些关于芯愿景软件提图的问题	一个大牛子 2024-1-17	21710	jiyue 2024-1-17 16:25
[资料] 近日在站中偶得一份关于drc lvs rule 语句讲解资料 ...2 3 4 5 6	梵高 2019-9-4	5022117	lnxmj 2024-1-17 15:16
[资料] 集成电路版图设计基础 ...2 3 4	lajiao 2013-10-30	3518087	lnxmj 2024-1-17 15:11
[求助] 大佬们帮忙看看leSearchHierarchy这个函数的使用问题在哪里	sr1245648455 2024-1-16	21447	sr1245648455 2024-1-17 14:31
[求助] 请教高手 layout xl modgen用法，为什么横向管子能合并，纵向不能，多谢！	juediaixiaobao 2017-10-19	44394	lnxmj 2024-1-17 14:00
[讨论] DRC 宽metal与窄metal最小间距	QQ874283381 2015-12-24	86302	cyril3164 2024-1-17 09:49
[求助] 【已解决】版图lvs报错求大佬援助！ ...2	Nevermore_997 2024-1-16	172813	Nevermore_997 2024-1-16 21:18
[求助] 版图进行LVS验证出现ERC的check gate_float错误是什么原因？	!!!!!! 2024-1-14	61614	ZN0001 2024-1-16 19:35

1 ... 117 118 119 120121122 123 124 ... 382 / 382 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

Layout讨论区今日: 12 |主题: 13338|排名: 10

快速发帖

浏览过的版块

站长推荐 /3

Layout讨论区 今日: 12 |主题: 13338|排名: 10

快速发帖

浏览过的版块

站长推荐 /3

Layout讨论区今日: 12 |主题: 13338|排名: 10