EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 5 |主题: 22294|排名: 10

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 57 58 59 606162 63 64 65 ... 637 / 637 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 求助: spfchekcer fails - [悬赏 100 信元资产]	宛秋暮冬 2024-1-11	31358	宛秋暮冬 2024-7-27 13:58
[求助] 菜鸟求助： PT报告中的 ”sequential_clock_pulse_width” 错怎么修？ ...2	corner_26 2017-10-16	108215	dyt99 2024-7-26 18:15
[求助] Liberate跑example时遇到的问题	elone 2024-7-26	0598	elone 2024-7-26 16:09
[求助] 16nm工艺 ...2	Alicezw 2015-4-3	126483	Tbfree 2024-7-26 15:43
[求助] 求教Calibre PEX问题！！！ ...2	fengzhishang58 2010-12-23	1112409	ralphtwtw 2024-7-26 14:12
[求助] 做综合时，开了multibit时序会变得很差是什么原因呢？	Hedonist 2024-7-24	31185	ywwuyifan 2024-7-26 10:43
[求助] RedHawk2020在做lab时，无法读取def文件	LuckyEDAZ 2023-9-15	51510	wrxs 2024-7-25 21:07
[解决] dual-port mem 的 mbist 时钟问题	vivi_Tina 2024-7-24	41060	vivi_Tina 2024-7-25 20:37
[求助] 关于track方向的问题	zhlbb 2024-7-25	1777	后端小白0208 2024-7-25 17:58
[求助] 使用v2lvs命令将.v转换成.cdl后出来的结果不对	qmtt 2024-7-19	21433	15909834256 2024-7-25 17:31
[求助] 请问，标准单元库里有带上拉/下拉电阻的逻辑单元吗？	picometer 2012-1-11	32740	darlingwqm 2024-7-25 17:24
[求助] 菜鸟来问：插入scan-chain之后，怎么做形式验证？ ...2	oscillator_cn1 2010-8-25	128859	darlingwqm 2024-7-25 17:22
[求助] 请问这些白×是什么vio？要怎么修？	zhlbb 2024-7-24	5823	king-wa 2024-7-25 13:50
[求助] 不同版本DC对set_clock_sense命令用法不一样吗？	xiaopet 2024-7-23	1890	aqiqiqiqi 2024-7-25 10:02
[求助] innovus做placePIO的时候为什么会修改原本的track	baigugu 2024-7-18	21005	darlingwqm 2024-7-25 08:17
[求助] 求助SDC问题	不想加班对不队 2024-7-13	6988	darlingwqm 2024-7-25 08:15
[求助] 大佬帮我看看这个错误	acdc11 2023-4-4	21093	NsGFr 2024-7-24 22:20
[求助] 芯片设计中为什么要有测试模式 - [悬赏 18 信元资产]	潜勿用 2024-7-22	21017	ethanchung 2024-7-24 20:51
[求助] icc2命令栏出现问号的情况怎么解决	0417多音字 2021-1-13	31893	rrryj 2024-7-24 20:47
[求助] virtuoso中VERILOGIN-127警告问题。	木木夕MMX 2023-8-21	21229	hacker888 2024-7-24 17:20
[求助] obs，placeblk等问题	啵啵33 2024-7-23	1809	疯子凯凯凯 2024-7-24 14:52
[求助] T12nm 6t std 一个row的高度不是6个M2 track	cxksyue 2024-7-24	1620	king-wa 2024-7-24 13:39
[求助] 线延时如何计算？ ...2	RainskyXiang 2011-9-24	117852	shylove 2024-7-24 11:18
[求助] 请问Virtuoso layoutEdit怎么标线名？	kenxiluo 2014-10-28	23691	jtianen 2024-7-24 10:57
[求助] 有关将gds文件导入cadence. ...2	热水加冰 2012-11-11	1622906	辰小辰 2024-7-24 10:15
[求助] 数字后端新手咨询：Encounter9.1问题。多谢解答0.0 ...2 3	张馨然 2016-10-13	2214293	辰小辰 2024-7-24 08:54
[求助] 已解决 propagated_clock 同一clock capture是ideal，launch是propagated怎么回事	qqwmgf 2015-5-5	84032	陈世斗 2024-7-23 17:33
[求助] lvs求助	3061323251 2024-7-23	1787	fengrlove 2024-7-23 17:21
[招聘] 短期layout onsite 兼职 ...2	sieezhangzhen 2024-2-16	122467	15909834256 2024-7-23 17:00
[讨论] S RM flow 转换	电小白 2024-6-4	1914	t5234265 2024-7-23 09:52
[解决] 用formality进行验证时，如何避免floating pin的存在而导致形式验证通不过	智乐 2013-12-20	76733	小美666 2024-7-23 09:41
[求助] lvs，版图和cdl有一条线对应不上	qmtt 2024-7-23	11111	shannon_z 2024-7-23 09:40
[求助] innovus 顶层如何给子模块划形状	cxksyue 2024-7-12	3957	songsbb 2024-7-22 17:05
[求助] 无timing path的clock balance	秋刀鱼91 2024-7-15	6947	songsbb 2024-7-22 17:03
[求助] generateCapTbl的问题求助	muzilinvkouyue 2018-3-6	13096	仁黎冰 2024-7-22 16:16

1 ... 57 58 59 606162 63 64 65 ... 637 / 637 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 5 |主题: 22294|排名: 10

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 5 |主题: 22294|排名: 10

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 5 |主题: 22294|排名: 10