在时序路径中插入buffer的效果，菜鸟觉得有点小矛盾

伊度 · 发表于 2017-11-4 14:36:22

学习学习ing

xingyun666666 · 发表于 2017-11-4 15:56:39

回复 9# bmgshen

您好前辈，比如想修hold一般就是在reg前插buffer，所以要靠近reg的输入端，而不是输出端。
您说的输出端是指在data path上的两个组合逻辑之间插buffer，要把buffer插在前级cell的输出端吗？一般用X几的cell?先进工艺，貌似也不建议用太小驱动的buffer

masaka_xlw · 发表于 2017-11-16 05:24:09

当然是加快。 buffer的数学意义是，把比如2阶的delay分割成了线性delay。

CCC514 · 发表于 2023-8-25 18:00:58

学到了

yuyu0907 · 发表于 2023-9-7 16:38:56

了解了

verifier_TDL · 发表于 2024-11-7 09:36:00

学习了

[求助] 在时序路径中插入buffer的效果，菜鸟觉得有点小矛盾

浏览过的版块

站长推荐 /2