后端DRC PO.R.19 ， MOM.R.2错误

olddriveric

求助各位，在DRC的结果中出现了两种错误我不太明白。

1.PO.R.19
具体信息我上传了图片。这个错误的位置集中在IO module中，我是用的是tsmc 22nm的库 IO module的名称是“PRWDWUWHWSWDGE_H_G”
根据的我的理解，错误信息是有关于栅极浮空，但是我检查了DRC结果中的各个点位，栅极都没有浮空。
其中有一部分栅极通过金属连接到IO module中一个名为POC 的M3金属层。
在询问其他人的过程中，得到了两种说法，但是都没得到详细的信息。
a.要出 PIN，但是我没有太理解这个意思。
b.增加反偏二极管。
而且我单独对IOmodule进行 DRC，也会出现同样的错误信息。
想问一下这个错误出现的原因，以及如何fix。

2.MOM.R.2
具体信息我附图了

chengkunjie

你的输入pin难道不是floating的吗，有被驱动吗

olddriveric

chengkunjie 发表于 2024-11-2 21:14
你的输入pin难道不是floating的吗，有被驱动吗

如果是输入导致的栅极浮空，DRC检查不会忽略这个吗？
如果是因为输入导致的，该如何fix掉这个DRC错误呢？
感谢！

Cribug2022

PO.R.19这应该是cell input悬空了吧，block可以不管

HJcat

我遇到过只要是M3连接的cell都会悬空，如果布线只使用M1和M2就不会出现浮空问题，具体可以去看drc的验证文件。或者在显示悬空的cell前加一个ANTcell。不过感觉PO.R.19在后端大概率可以被忽略

olddriveric

Cribug2022 发表于 2024-11-4 11:48
PO.R.19这应该是cell input悬空了吧，block可以不管

感谢解答，确实是IO control的部分有一些输入悬空。

olddriveric

HJcat 发表于 2024-11-4 13:56
我遇到过只要是M3连接的cell都会悬空，如果布线只使用M1和M2就不会出现浮空问题，具体可以去看drc的验证文 ...

感谢回答！确实是发生在M3连接的部分。tsmc那边要求修掉，最后是按照别人的经验，在悬空的部分加了一个nmos反偏二极管，解决了这个问题。