|
|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
本帖最后由 xjg@hmes 于 2013-1-7 11:09 编辑
曾经在EDACN上面看到过这样一个问题:
“ removal time recovery time 定义为异步rst信号和clk信号之间的时序要求,
但有一点不理解,rst信号是异步的,如何保证其与clk之间的时序要求?
这项工作是在哪个阶段处理的?是在前端设计时要对异步rst信号进行什么处理吗?
还是在后端流程中工具会自动处理?谢谢“
有人回答1是:
如果DFF的异步rst和该DFF的时钟是异步的,那没有必要进行任何检查
如果DFF的异步rst和该DFF的时钟有相位关系,则需要进行removal和recovery的检查
其实就是分清楚了两个概念,带异步rst的DFF(rst和clk不一定是异步的),和异步电路
(只要相位没有关系就没有必要做timing检查)
还有人回答2是:
对rst同步的DFFRX的rst的removal是不需要做检查的,而同步之后q端输出到设计中的
DFFRX的rst却是需要做检查的,而且此时的removal是可以检查的,因为removal的撤销
时间是和clk有关系的。
我的疑惑是:
1、什么叫“如果DFF的异步rst和该DFF的时钟是异步的,那没有必要进行任何检查”?
这种情况会有吗?
2、对于回答2没能理解,请高人指点一二,谢谢! |
|