EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 0|主题: 22375|排名: 12

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 538 539 540 541542543 544 545 ... 640 / 640 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于ICC中修改逻辑连接的问题	X6J6P6 2012-8-16	12658	xjg@hmes 2012-8-16 12:57
[求助] DC 中有约束，但是在做ICC时去没有约束	zuoyedeyu 2012-8-14	32671	smartyaya 2012-8-16 12:56
[求助] 请教各位关于后端流程	jackyuqian 2012-8-15	42826	jackyuqian 2012-8-16 10:49
[求助] HSPICE问题求助	loveheihei 2012-8-16	14214	loveheihei 2012-8-16 10:46
[求助] encounter中setup路径问题	龙溪小泮 2012-8-16	02329	龙溪小泮 2012-8-16 10:11
[原创] clock gating check 的问题	cangyufan 2012-8-13	44444	xieqq 2012-8-15 16:48
[讨论] 混合DRC和lvs	XIDIANCAD2 2012-2-10	13265	e07610230 2012-8-15 15:17
[求助] DFM相关	smilyrong 2012-8-15	02434	smilyrong 2012-8-15 13:50
[求助] 版图里出现V:93/40，H:59/36等等之类的	日月木易 2012-8-14	62824	日月木易 2012-8-15 12:13
[求助] 请问带pad与不带pad的综合有什么区别？	hbbdlx 2012-8-14	12312	hbbdlx 2012-8-15 10:58
[求助] 用createRow新加core area后，special route出现open violation	hbbdlx 2012-8-14	32457	AveryYoung 2012-8-15 09:32
[求助] 给std库添加LM,Permission denied【已解决】	half_honey 2012-8-14	22877	half_honey 2012-8-15 08:48
[求助] 关于多速率系统的综合问题	jackyuqian 2012-8-14	22558	jackyuqian 2012-8-14 20:55
[求助] 怎样用starrc生成多个NETLIST_FILE?（已解决）	hbbdlx 2012-8-10	44716	hbbdlx 2012-8-14 18:24
[讨论] 门控时钟需要修改RTL代码吗？ ...2	wohewangke 2012-2-17	1211368	hunteryhq 2012-8-14 17:22
[求助] 关于加spare cell的问题	龙溪小泮 2012-8-14	13988	陈涛 2012-8-14 13:30
[求助] set_false_path什么条件下用到？	小豆丁 2012-8-14	23075	AveryYoung 2012-8-14 13:04
[求助] ICC中可以同时用不同高度的stancell完成布局布线吗？	hiky 2012-8-13	22656	toad 2012-8-14 10:44
[求助] 关于report_clock_timing和report_clock_tree	shehuang1987 2012-8-13	14195	liqiang998 2012-8-13 21:06
[求助] 用ICC做pandr时找不到VDD电源线	albert_eetop 2012-8-10	54195	damonzhao 2012-8-13 17:23
[求助] 一个时序违例该如何约束？	龙溪小泮 2012-8-13	15322	mikiahmikiah 2012-8-13 16:35
[求助] 有谁知道chartered（GF）0.35um工艺标准单元的filler名称啊	albert_eetop 2012-8-13	13089	zxhtiger 2012-8-13 16:11
[讨论] 门控时钟的使能信号如何设计	epcsunny 2012-8-13	02720	epcsunny 2012-8-13 15:54
[求助] 做CTS时，generate clock spec的buf选项里只有一个可选	日月木易 2012-8-10	53115	日月木易 2012-8-13 15:42
[解决] dc综合时怎样指定使用cell	zqszjmzy 2012-7-2	67869	zeushuang 2012-8-13 13:58
[求助] module的Power ring	twn2000 2012-8-13	22642	twn2000 2012-8-13 13:26
[求助] 求助关于icc中加pad_filler的问题	xht84 2012-1-12	65499	albert_eetop 2012-8-13 12:30
[求助] 后仿hold问题	daisyniu 2012-8-7	63930	daisyniu 2012-8-12 14:27
[求助] 关于ICC中删除输入端口悬空的cell的方法	X6J6P6 2012-2-20	45326	hitmic 2012-8-12 13:38
[讨论] 关于DC里面的retime，求高人详细解释下	hunteryhq 2012-8-10	24273	hunteryhq 2012-8-12 11:12
[原创] encounter如何检查被优化器件	Emilyhe 2012-8-9	73037	陈涛 2012-8-12 00:14
[原创] 数字前端和后端的区别？？？	zhrscut 2012-8-9	33937	zhrscut 2012-8-11 21:20
[求助] 请问在clock tree上有HVT CELL会造成问题吗？	djim2002 2012-8-11	12851	陈涛 2012-8-11 11:33
[求助] verilog综合中的一些问题	孤月飞星 2012-7-26	32822	hunteryhq 2012-8-10 17:47
[求助] 为什么在MAX下去做CTS?	dddjjjggg 2012-8-10	23133	陈涛 2012-8-10 11:32

1 ... 538 539 540 541542543 544 545 ... 640 / 640 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 0|主题: 22375|排名: 12

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区 今日: 0|主题: 22375|排名: 12

快速发帖

浏览过的版块

站长推荐 /1

后端讨论区今日: 0|主题: 22375|排名: 12