在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5943|回复: 3

[讨论] PMOS 防止Antenna 加P+/N-Well Diode 的理解

[复制链接]
发表于 2012-9-28 12:42:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 729050850 于 2012-9-28 12:48 编辑

1.大家如何理解PMOS  防止Antenna  加P+/NWell Diode , 是PMOS的Poly Gate接Diode的P+上,Diode的Nwell接VDD吗?
2.如果把PMOS所加的P+/NWell Diode 换成N+/P-Sub Diode可以吗?大家积极讨论啊
发表于 2012-10-4 19:37:05 | 显示全部楼层
感觉不管用哪种 二极管的方向接对了就可以了
发表于 2012-10-5 11:33:12 | 显示全部楼层
回复 1# 729050850


    1.是的
    2.我的理解是CMOS中NMOS/PMOS的POLY GATE是相连的,所以应该同时连接到P+/NWell Diode和N+/P-Sub Diode
发表于 2012-10-5 11:55:55 | 显示全部楼层
回复 1# 729050850


    回头又想了想,这时候应该还没做GATE连接的METAL,总之要保证DIODE反偏,同时不能对最后形成的器件性能有影响。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 19:58 , Processed in 0.022491 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表