在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2142|回复: 2

[求助] ASIC验证求助:后仿真时关于负延迟的问题

[复制链接]
发表于 2012-9-26 18:50:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助各位达人:
1、什么是负延迟?
2、出现负延迟的原因是什么?在什么情况下会出现
3、SDF中的建立或保持时间 为负,不满足常规意义上的setup,hold时间,那真正的逻辑怎么保证采样的数据时正确的?
4、当出现负延迟的时候,仿真器,如VCS,是怎么处理的?
万分感谢!!
发表于 2012-10-1 23:38:17 | 显示全部楼层
坐等 陈总过来详细回答你问题~
发表于 2012-10-2 13:46:46 | 显示全部楼层
去“后端基本概念讨论专用贴”问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:35 , Processed in 0.018819 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表