在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
收藏本版 (161)|订阅

后端讨论区 今日: 23 |主题: 22310|排名: 7 

[求助] 求助!关于ETM模型调回使用design无法link成功 挑大粪的刺客 2017-3-30 01500 挑大粪的刺客 2017-3-30 11:37
[求助] 求助:Cadence SOC encouter multi-CPU license 问题 qc3g09 2017-3-29 11892 qc3g09 2017-3-30 11:20
[求助] CDL IN的时候报以下错误 hanxiong99 2013-11-29 53294 xiezushuai 2017-3-30 11:15
[求助] 关于CTS中的buffer和inverter  ...2 X6J6P6 2010-6-12 1212196 晴川 2017-3-30 09:53
[求助] clock tree 的VT问题 weip218 2017-3-29 12962 Timme 2017-3-29 21:10
[求助] 在floorplan中optimize_fp_timing时出现error 萧笑 2016-1-10 36075 ningyuan198 2017-3-29 20:32
[讨论] 执行mark_clock_tree xingyun666666 2017-3-28 32164 xingyun666666 2017-3-29 17:15
[原创] manufacturinggrid statement was defined before UNITS 永不言弃 2013-10-12 23318 gengbao 2017-3-29 17:08
[求助] 请问,calibredrv中的split命令怎么用啊? 1207312092 2015-12-7 12177 ralphtwtw 2017-3-29 13:47
[求助] 标题dbdiff fangwang85 2015-8-6 53470 ralphtwtw 2017-3-29 12:45
[求助] place and route, icc to tsmc 16nm xiaoyisimonguo 2017-3-28 11756 ayamitek 2017-3-29 08:37
[求助] icc to tsmc 16nm xiaoyisimonguo 2017-3-29 01569 xiaoyisimonguo 2017-3-29 04:58
[求助] create_genarated_clock设置问题,求解疑 1027199631 2017-3-23 52107 1027199631 2017-3-28 21:47
ModelSim后仿真的操作过程  ...23456..9 wakingbefore 2009-11-22 8823821 yueqianglxiaxia 2017-3-28 18:11
[求助] ICC ERROR 龙溪小泮 2017-3-21 11167 aiqiongqiong 2017-3-28 14:52
[求助] icc to tsmc 16nm xiaoyisimonguo 2017-3-28 01331 xiaoyisimonguo 2017-3-28 12:38
[求助] icc to tsmc 16nm xiaoyisimonguo 2017-3-28 01083 xiaoyisimonguo 2017-3-28 12:37
[讨论] (纯水)大家有什么想问的?问啥都行。  ...2345 joemool 2015-2-28 4319578 秋山澪 2017-3-28 11:17
[求助] 关于primetime读的verilog文件 pd516 2017-3-26 11366 take1115 2017-3-28 09:08
[求助] 求助,关于synopsis工具安装的问题(含synopsis软件工具分享) - [已解决] fydar 2016-3-5 33812 Mandolin 2017-3-27 16:18
[求助] 在一个给定的PVT下,使用PT写出sdf的max和min的值有差异 tianji1015 2017-3-27 02027 tianji1015 2017-3-27 16:10
[求助] 设计中存在inout端口类型,Verilog中使用三态门实现,问在DC综合时,该如何写约束 1027199631 2017-3-25 34323 FRANKLON 2017-3-27 14:09
[求助] 时序分析时出现大量removal违例,求解决办法 1027199631 2017-3-25 33863 bornforhappy 2017-3-27 13:58
[求助] 用hspace跑后仿怎么跑,环境怎么搭建 zhaoxvye 2017-3-27 01498 zhaoxvye 2017-3-27 11:33
[求助] 求助:带三态的设计DC和ICC的时候如何约束 FRANKLON 2017-3-27 11802 FRANKLON 2017-3-27 10:53
[求助] reset信号是否可以设置为false_path? 1027199631 2017-3-24 64081 1027199631 2017-3-27 09:51
[求助] Prime Time中进行STA 时,analysis_coverage低的问题  ...2 1027199631 2017-3-23 164653 1027199631 2017-3-27 09:47
[求助] 随路时钟如何平衡时钟 conniezhou 2011-3-18 96897 生为鸿妍 2017-3-27 09:40
[求助] DC保存网表时,出现如下警告,是否可以忽略 1027199631 2017-3-25 27524 1027199631 2017-3-27 09:35
[求助] 以下情况是否需要create_genarated_clock,求解疑 1027199631 2017-3-24 42603 1027199631 2017-3-27 09:29
[求助] set_min_delay如何用来产生inverter chain lwj930609 2017-3-22 32461 出尘入世 2017-3-26 11:46
[讨论] 在PR的过程中,应该什么时候加spare cell? xingyun666666 2017-3-16 84236 hongzhiliao 2017-3-25 18:58
[求助] 求助 旧伤痕love 2017-3-24 01895 旧伤痕love 2017-3-24 16:54
[求助] encounter drc violation有什么解决办法  ...2 kingnan 2013-6-14 1512717 地古牛 2017-3-24 10:32
[求助] 在做整个chip的STA时,读入各block的spef,发现各block的接口处延迟计算会变大 tianji1015 2017-3-22 32045 tianji1015 2017-3-23 17:02
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-22 18:17 , Processed in 0.046936 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块