设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区
收藏本版 (156) |订阅

后端讨论区 今日: 8 |主题: 22211|排名: 14 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[讨论] 请各位大虾解释一下jitter  ...23 hitten 2010-12-30 2510399 zgene 2017-3-31 21:06
[求助] 关于die size和package size的一些疑惑 stancao 2017-3-28 87281 stancao 2017-3-31 16:11
[求助] 求助！关于ETM模型调回使用design无法link成功 挑大粪的刺客 2017-3-30 01459 挑大粪的刺客 2017-3-30 11:37
[求助] 求助：Cadence SOC encouter multi-CPU license 问题 qc3g09 2017-3-29 11851 qc3g09 2017-3-30 11:20
[求助] CDL IN的时候报以下错误 hanxiong99 2013-11-29 53241 xiezushuai 2017-3-30 11:15
[求助] 关于CTS中的buffer和inverter  ...2 X6J6P6 2010-6-12 1212117 晴川 2017-3-30 09:53
[求助] clock tree 的VT问题 weip218 2017-3-29 12919 Timme 2017-3-29 21:10
[求助] 在floorplan中optimize_fp_timing时出现error 萧笑 2016-1-10 36021 ningyuan198 2017-3-29 20:32
[讨论] 执行mark_clock_tree xingyun666666 2017-3-28 32129 xingyun666666 2017-3-29 17:15
[原创] manufacturinggrid statement was defined before UNITS 永不言弃 2013-10-12 23294 gengbao 2017-3-29 17:08
[求助] 请问，calibredrv中的split命令怎么用啊？ 1207312092 2015-12-7 12156 ralphtwtw 2017-3-29 13:47
[求助] 标题dbdiff fangwang85 2015-8-6 53422 ralphtwtw 2017-3-29 12:45
[求助] place and route, icc to tsmc 16nm xiaoyisimonguo 2017-3-28 11739 ayamitek 2017-3-29 08:37
[求助] icc to tsmc 16nm xiaoyisimonguo 2017-3-29 01531 xiaoyisimonguo 2017-3-29 04:58
[求助] create_genarated_clock设置问题，求解疑 attach_img 1027199631 2017-3-23 52074 1027199631 2017-3-28 21:47
ModelSim后仿真的操作过程 attachment  ...23456..9 wakingbefore 2009-11-22 8823420 yueqianglxiaxia 2017-3-28 18:11
[求助] ICC ERROR 龙溪小泮 2017-3-21 11159 aiqiongqiong 2017-3-28 14:52
[求助] icc to tsmc 16nm xiaoyisimonguo 2017-3-28 01322 xiaoyisimonguo 2017-3-28 12:38
[求助] icc to tsmc 16nm xiaoyisimonguo 2017-3-28 01075 xiaoyisimonguo 2017-3-28 12:37
[讨论] （纯水）大家有什么想问的？问啥都行。 attachment  ...2345 joemool 2015-2-28 4319286 秋山澪 2017-3-28 11:17
[求助] 关于primetime读的verilog文件 pd516 2017-3-26 11351 take1115 2017-3-28 09:08
悬赏 [求助] 求助，关于synopsis工具安装的问题（含synopsis软件工具分享） - [已解决] attachment fydar 2016-3-5 33750 Mandolin 2017-3-27 16:18
[求助] 在一个给定的PVT下，使用PT写出sdf的max和min的值有差异 tianji1015 2017-3-27 02012 tianji1015 2017-3-27 16:10
[求助] 设计中存在inout端口类型，Verilog中使用三态门实现，问在DC综合时，该如何写约束 1027199631 2017-3-25 34265 FRANKLON 2017-3-27 14:09
[求助] 时序分析时出现大量removal违例，求解决办法 1027199631 2017-3-25 33812 bornforhappy 2017-3-27 13:58
[求助] 用hspace跑后仿怎么跑，环境怎么搭建 zhaoxvye 2017-3-27 01487 zhaoxvye 2017-3-27 11:33
[求助] 求助：带三态的设计DC和ICC的时候如何约束 FRANKLON 2017-3-27 11758 FRANKLON 2017-3-27 10:53
[求助] reset信号是否可以设置为false_path？ 1027199631 2017-3-24 63987 1027199631 2017-3-27 09:51
[求助] Prime Time中进行STA 时，analysis_coverage低的问题 attach_img  ...2 1027199631 2017-3-23 164505 1027199631 2017-3-27 09:47
[求助] 随路时钟如何平衡时钟 attach_img conniezhou 2011-3-18 96829 生为鸿妍 2017-3-27 09:40
[求助] DC保存网表时，出现如下警告，是否可以忽略 1027199631 2017-3-25 27397 1027199631 2017-3-27 09:35
[求助] 以下情况是否需要create_genarated_clock，求解疑 1027199631 2017-3-24 42499 1027199631 2017-3-27 09:29
[求助] set_min_delay如何用来产生inverter chain attach_img lwj930609 2017-3-22 32396 出尘入世 2017-3-26 11:46
[讨论] 在PR的过程中，应该什么时候加spare cell? xingyun666666 2017-3-16 84174 hongzhiliao 2017-3-25 18:58
[求助] 求助 attach_img 旧伤痕love 2017-3-24 01873 旧伤痕love 2017-3-24 16:54
下一页 »
1 ...311312313314315316317318... 635下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 23:33 , Processed in 0.034050 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块