请教，DC综合如何设置约束，让触发器到触发器之间的延时路径大于某一个值

lianlong · 发表于 2017-5-31 19:45:09

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 lianlong 于 2017-5-31 19:48 编辑

如题，请教，DC综合如何设置约束，让触发器到触发器之间的延时路径大于某一个值是应该先设置set_fix_hold [get_clock $top_clk]
然后设置set_min_delay ? 后面应该怎么描述触发器到触发器之间的我想在DC阶段简单的约束一下保持时间，确保在足够长时间之后才传输到下一级寄存器

take1115 · 发表于 2017-6-1 10:40:35

你是指从reg_a的ck端出发到达reg_b的D端，这一段的延时大于某个值？

lianlong · 发表于 2017-6-2 09:05:34

回复 2# take1115

恩恩，对就是这个意思

[求助] 请教，DC综合如何设置约束，让触发器到触发器之间的延时路径大于某一个值

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2