在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2121|回复: 3

[求助] 初次实践LVS,欢迎大家分享下经验这是哪里错了

[复制链接]
发表于 2017-4-28 14:35:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
CELL COMPARISON RESULTS ( TOP LEVEL )

                 #   #         ########################  
                  # #          #                      #  
                   #           #     NOT COMPARED     #  
                  # #          #                      #  
                 #   #         ########################  

  Error:    Different numbers of ports (see below).
  Error:    Power net missing in layout. Ground net missing in layout.
LAYOUT CELL NAME:         chip_finish_final
SOURCE CELL NAME:         sts_rx_cdr_6g25
--------------------------------------------------------------------------------------------------------------
INITIAL NUMBERS OF OBJECTS
--------------------------
                Layout    Source         Component Type
                ------    ------         --------------
Ports:            219       234    *
Nets:           16197     28432    *
Instances:      16592     14863    *    MN (4 pins)
                 16609     14863    *    MP (4 pins)
                    46         0    *    D (2 pins)
                     0       146    *    ENDCAP_ROW_12TR31 (2 pins)
                     0      1191    *    F_FILL2_12TR31 (2 pins)
                ------    ------
Total Inst:     33247     31063

NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------
                Layout    Source         Component Type
                ------    ------         --------------
Ports:            219       233    *
Nets:            9593     22594    *
Instances:       4611      4611         MN (4 pins)
                  4451      4451         MP (4 pins)
                     0       146    *    ENDCAP_ROW_12TR31 (2 pins)
                     0      1191    *    F_FILL2_12TR31 (2 pins)
                     0       145    *    SPDW_2_1 (4 pins)
                     0         4    *    SPDW_2_1_1 (5 pins)
                     0        16    *    SPDW_2_2 (5 pins)
                     0        15    *    SPDW_2_2_1 (6 pins)
                     0         5    *    SPDW_2_2_2 (7 pins)
                     0        18    *    SPDW_3_1 (5 pins)
                     0         1    *    SPDW_3_2 (6 pins)
                     0        22    *    SPDW_3_3 (7 pins)
                     0       145    *    SPUP_2_1 (4 pins)
                     0         1    *    SPUP_2_1_1 (5 pins)
                     0        47    *    SPUP_2_2 (5 pins)
                     0        14    *    SPUP_2_2_1 (6 pins)
                     0        14    *    SPUP_2_2_2 (7 pins
 楼主| 发表于 2017-4-28 14:36:58 | 显示全部楼层
还有一段没粘上,
                    14         0    *    SPMP_2_2_1 (7 pins)
                    14         0    *    SPMP_2_2_2 (8 pins)
                    17         0    *    SPMP_3_1 (6 pins)
                     4         0    *    SPMP_3_2 (7 pins)
                     1         1         SPMN(((2*1)+1)*1) (7 pins)
                     3         3         SPMN((2+1)*1) (6 pins)
                     3         3         SPMP((2+1)*1) (6 pins)
                    60      2995    *    _invb (6 pins)
                  1986         0    *    _invv (4 pins)
                    25       182    *    _invx2b (6 pins)
                   271         0    *    _invx2v (4 pins)
                     1         0    *    _invx3b (6 pins)
                   159         0    *    _invx3v (4 pins)
                    44         0    *    _invx4v (4 pins)
                     4         0    *    _invx5v (4 pins)
                     4         0    *    _invx6v (4 pins)
                     3         0    *    _invx7v (4 pins)
                     0         7    *    _mx2b (8 pins)
                     7         0    *    _mx2v (6 pins)
                     2       674    *    _nand2b (7 pins)
                   672         0    *    _nand2v (5 pins)
                     0         6    *    _nand3b (8 pins)
                     6         0    *    _nand3v (6 pins)
                     0        11    *    _nand4b (9 pins)
                    11         0    *    _nand4v (7 pins)
                     6       424    *    _nor2b (7 pins)
                   418         0    *    _nor2v (5 pins)
                     0         6    *    _nor3b (8 pins)
                     6         0    *    _nor3v (6 pins)
                     0         3    *    _nor4b (9 pins)
                     3         0    *    _nor4v (7 pins)
                     0         1    *    _pdw2b (5 pins)
                     1         0    *    _pmn2v (4 pins)
                     9         0    *    _pmp2v (4 pins)
                     0         9    *    _pup2b (5 pins)
                     0      1791    *    _sdw2b (5 pins)
                  1791         0    *    _smn2v (4 pins)
                     0        44    *    _smn3b (6 pins)
                    44         0    *    _smn3v (5 pins)
                    56      1550    *    _smp2b (5 pins)
                  1494         0    *    _smp2v (4 pins)
                     2       241    *    _smp3b (6 pins)
                   239         0    *    _smp3v (5 pins)
                     0         2    *    _xr2b (7 pins)
                     2         0    *    _xr2v (5 pins)
                ------    ------
Total Inst:     16863     18820


       * = Number of objects in layout different from number in source.



**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************


o Statistics:

   1 passthrough source net was deleted.

   46 layout instances were filtered and their pins removed from adjoining nets.

   5056 layout mos transistors were reduced to 1557.  179 connecting nets were deleted.
     3149 mos transistors were deleted by parallel reduction.
     350 mos transistors and 179 connecting nets were deleted by split-gate reduction.
   48 source mos transistors were reduced to 24.
     24 mos transistors were deleted by parallel reduction.

   32 source nets had all their pins removed and were deleted.
发表于 2017-4-28 16:40:08 | 显示全部楼层
Power net missing in layout. Ground net missing in layout.
发表于 2017-4-29 07:38:51 | 显示全部楼层
power and ground shorts may be the cause of net missing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 05:56 , Processed in 0.018929 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表