设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区
收藏本版 (164) |订阅

后端讨论区 今日: 0|主题: 22495|排名: 9 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[讨论] 讨论65nm以下工艺的Timing Signoff的问题  ...234 jiancongwoo 2010-12-28 3523031 luosuhua2008 2020-7-1 17:46
[求助] ICC跑后端时怎么处理异步时钟 - [悬赏 100 信元资产] kaluote24 2020-6-28 34073 wlmwxm 2020-7-1 15:22
[讨论] 后端max_net_length一般怎么修？违例10%以内可不可以不管？ helimpopo 2020-6-30 11896 fangwang85 2020-7-1 09:55
[求助] 启动不了ICC的原因是什么？ sudabin 2020-6-29 32134 sudabin 2020-7-1 09:15
[求助] ICC 加入filler cell 后，hold time怎么会有violation? sudabin 2020-6-29 22097 sudabin 2020-7-1 09:00
[讨论] Poly 和 Gate 区别 wenfangsibao 2020-6-28 911752 SpunkyGG 2020-6-30 14:57
[求助] LVS通过后再次修时序需要把filler cell去掉吗？ sudabin 2020-6-28 32351 SpunkyGG 2020-6-30 14:55
[求助] non unate fangwang85 2020-6-29 63967 fangwang85 2020-6-30 11:53
[求助] 有偿求帮忙提取一个cell的liberty 一个很酸的李子 2020-6-29 12084 一个很酸的李子 2020-6-30 09:21
[求助] 请问generated clock需要和source一样设置约束吗 kaluote24 2020-6-25 11970 kk2009 2020-6-30 00:55
关于TMAX32产生的STIL文件的仿真问题。 $STILDPV  ...23 helte320 2009-6-27 2122228 lqqqqqq 2020-6-30 00:32
[求助] ICC LAB求助 莫是离人泪 2020-6-29 22501 yangqi666 2020-6-30 00:23
[求助] cadence的dc仿真如何从大扫描到小 - [悬赏 10 信元资产] yond 2020-6-28 35569 ayamitek 2020-6-29 12:12
[求助] 关于set_max_transition设置 mcleizi 2020-5-25 73741 mcleizi 2020-6-28 19:28
[求助] 如何减少 clock tree 的level mandrake 2017-6-18 32490 quanqiutong 2020-6-28 16:05
[求助] 布线时一些命令的使用问题 kaluote24 2020-6-23 31973 haoshiyang 2020-6-28 15:56
[求助] 再问icc spg流程... half_honey 2013-5-31 85594 mcleizi 2020-6-28 15:08
[求助] cts fangwang85 2020-6-28 02156 fangwang85 2020-6-28 15:06
[求助] generated clock会继承source clock的各项属性吗 - [悬赏 100 信元资产] kaluote24 2020-6-26 24046 cxyfisher 2020-6-27 08:31
[求助] 数字版图 屌丝卫庄 2020-6-26 02627 屌丝卫庄 2020-6-26 22:21
[讨论] FinFET在spice中怎样仿真  ...2 austxuhui 2012-2-10 1111337 Suha 2020-6-26 13:50
[讨论] 分频器后设置generate_clock的方法 yezizhang1982 2018-1-4 34059 fangwang85 2020-6-25 10:59
[求助] formality的使用问题 736605028 2020-6-24 22567 736605028 2020-6-25 07:43
[求助] 完时钟树后就多了一串的buf 琴不是这样弹 2020-6-24 12410 琴不是这样弹 2020-6-24 16:11
[求助] 求助generated_clock与source clock之间的timing问题 feitp889 2015-8-12 43037 fangwang85 2020-6-24 15:22
[求助] 顶层版图跑LVS中断报错SIGABRT xbbwc 2020-6-4 22861 xbbwc 2020-6-24 11:20
[求助] dc关于综合参数传递的问题 ，附图！ chenniao 2015-6-10 97928 Fantom_Ya 2020-6-23 15:15
[讨论] 工艺库中的cdl缺少FILL的spice网表，怎么解决LVS问题呢？ ershier86 2015-8-26 96858 唐三彩骆驼 2020-6-23 11:18
[求助] 请教关于clock tree为啥不能插入delay cell  ...234 conniezhou 2011-6-16 3117779 steper 2020-6-23 11:05
[求助] 新手求问DC工具约束问题 新人帖 CabbageBird 2020-6-20 21965 vlsi503 2020-6-23 09:47
[求助] 求助关于bus naming style的问题 1034891810 2013-4-29 46165 Elaine_W 2020-6-22 17:44
[求助] 我现在有已经插入扫描链的网表文件，但是没有SPF文件，我该如何得到SPF文件 zhaoxiaoyong1 2018-3-5 32482 wangyunpeng03 2020-6-22 16:43
有听过世芯电子这家公司的没？ lovexxnu 2007-3-7 85549 ivybingyueabo 2020-6-22 16:41
[求助] voltage area fangwang85 2020-6-22 32075 ivybingyueabo 2020-6-22 15:55
[求助] siliconsmart这种错误是因为什么？ 新人帖 seriouser 2020-6-19 73122 chedanzhuzhu 2020-6-22 15:42
下一页 »
1 ...233234235236237238239240... 643下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-5 04:23 , Processed in 0.038503 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块