在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1972|回复: 2

[求助] 顶层版图跑LVS中断报错SIGABRT

[复制链接]
发表于 2020-6-4 20:50:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
顶层版图跑LVS的过程中就中断并报错: Calibre finished with Error:SIGABRT
后面发现顶层电路中的一个模块删掉(不删版图)就能跑lvs,删其他模块不行,也就是这个模块存在就会报上述的错误,但是这个模块单独跑是可以跑lvs的。
请问大佬们这是啥原因,怎么解决
微信图片_20200604203051.jpg
发表于 2020-6-22 16:08:26 来自手机 | 显示全部楼层
自己写个moudle加网表里
 楼主| 发表于 2020-6-24 11:20:43 | 显示全部楼层


ivybingyueabo 发表于 2020-6-22 16:08
自己写个moudle加网表里


什么moudle?小白一个不是太懂
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 15:25 , Processed in 0.018682 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表