EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 后端设计› 后端讨论区

后端讨论区今日: 31 |主题: 22365|排名: 5

版主: idbi, damonzhao, Tao_Zhang, icfbicfb

1 ... 229 230 231 232233234 235 236 ... 639 / 639 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 启动不了ICC的原因是什么？	sudabin 2020-6-29	32022	sudabin 2020-7-1 09:15
[求助] ICC 加入filler cell 后，hold time怎么会有violation?	sudabin 2020-6-29	21933	sudabin 2020-7-1 09:00
[讨论] Poly 和 Gate 区别	wenfangsibao 2020-6-28	911255	SpunkyGG 2020-6-30 14:57
[求助] LVS通过后再次修时序需要把filler cell去掉吗？	sudabin 2020-6-28	32216	SpunkyGG 2020-6-30 14:55
[求助] non unate	fangwang85 2020-6-29	63783	fangwang85 2020-6-30 11:53
[求助] 有偿求帮忙提取一个cell的liberty	一个很酸的李子 2020-6-29	11935	一个很酸的李子 2020-6-30 09:21
[求助] 请问generated clock需要和source一样设置约束吗	kaluote24 2020-6-25	11877	kk2009 2020-6-30 00:55
关于TMAX32产生的STIL文件的仿真问题。 $STILDPV ...2 3	helte320 2009-6-27	2121688	lqqqqqq 2020-6-30 00:32
[求助] ICC LAB求助	莫是离人泪 2020-6-29	22345	yangqi666 2020-6-30 00:23
[求助] cadence的dc仿真如何从大扫描到小 - [悬赏 10 信元资产]	yond 2020-6-28	35299	ayamitek 2020-6-29 12:12
[求助] 关于set_max_transition设置	mcleizi 2020-5-25	73567	mcleizi 2020-6-28 19:28
[求助] 如何减少 clock tree 的level	mandrake 2017-6-18	32369	quanqiutong 2020-6-28 16:05
[求助] 布线时一些命令的使用问题	kaluote24 2020-6-23	31836	haoshiyang 2020-6-28 15:56
[求助] 再问icc spg流程...	half_honey 2013-5-31	85351	mcleizi 2020-6-28 15:08
[求助] cts	fangwang85 2020-6-28	02008	fangwang85 2020-6-28 15:06
[求助] generated clock会继承source clock的各项属性吗 - [悬赏 100 信元资产]	kaluote24 2020-6-26	23813	cxyfisher 2020-6-27 08:31
[求助] 数字版图	屌丝卫庄 2020-6-26	02548	屌丝卫庄 2020-6-26 22:21
[讨论] FinFET在spice中怎样仿真 ...2	austxuhui 2012-2-10	1110856	Suha 2020-6-26 13:50
[讨论] 分频器后设置generate_clock的方法	yezizhang1982 2018-1-4	33903	fangwang85 2020-6-25 10:59
[求助] formality的使用问题	736605028 2020-6-24	22415	736605028 2020-6-25 07:43
[求助] 完时钟树后就多了一串的buf	琴不是这样弹 2020-6-24	12305	琴不是这样弹 2020-6-24 16:11
[求助] 求助generated_clock与source clock之间的timing问题	feitp889 2015-8-12	42882	fangwang85 2020-6-24 15:22
[求助] 顶层版图跑LVS中断报错SIGABRT	xbbwc 2020-6-4	22690	xbbwc 2020-6-24 11:20
[求助] dc关于综合参数传递的问题，附图！	chenniao 2015-6-10	97546	Fantom_Ya 2020-6-23 15:15
[讨论] 工艺库中的cdl缺少FILL的spice网表，怎么解决LVS问题呢？	ershier86 2015-8-26	96503	唐三彩骆驼 2020-6-23 11:18
[求助] 请教关于clock tree为啥不能插入delay cell ...2 3 4	conniezhou 2011-6-16	3117090	steper 2020-6-23 11:05
[求助] 新手求问DC工具约束问题	CabbageBird 2020-6-20	21793	vlsi503 2020-6-23 09:47
[求助] 求助关于bus naming style的问题	1034891810 2013-4-29	45884	Elaine_W 2020-6-22 17:44
[求助] 我现在有已经插入扫描链的网表文件，但是没有SPF文件，我该如何得到SPF文件	zhaoxiaoyong1 2018-3-5	32350	wangyunpeng03 2020-6-22 16:43
有听过世芯电子这家公司的没？	lovexxnu 2007-3-7	85380	ivybingyueabo 2020-6-22 16:41
[求助] voltage area	fangwang85 2020-6-22	31936	ivybingyueabo 2020-6-22 15:55
[求助] siliconsmart这种错误是因为什么？	seriouser 2020-6-19	72989	chedanzhuzhu 2020-6-22 15:42
[讨论] 关于CTS时max_fanout的设置 ...2	yueluofenghen 2011-3-30	1213308	zxyglx 2020-6-22 15:14
[讨论] 关于focal_opt和physopt_area_critical_range的问题	TomPaul 2013-5-22	89796	steper 2020-6-22 11:06
[讨论] 关于电流镜连线方式问题，哪种好？最好解释一下	wyg8871 2019-8-6	43142	bing_bing 2020-6-21 00:19

1 ... 229 230 231 232233234 235 236 ... 639 / 639 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

后端讨论区今日: 31 |主题: 22365|排名: 5

快速发帖

浏览过的版块

站长推荐 /3

后端讨论区 今日: 31 |主题: 22365|排名: 5

快速发帖

浏览过的版块

站长推荐 /3

后端讨论区今日: 31 |主题: 22365|排名: 5