在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3109|回复: 6

[求助] 7nm RC delay

[复制链接]
发表于 2020-7-21 14:26:33 | 显示全部楼层 |阅读模式
30资产
如题,请教下7nm工艺的RC delay一般是多少

 楼主| 发表于 2020-7-21 14:46:07 | 显示全部楼层
抛砖引玉下,6年前的资料有提到一些节点(猜测是90nm或者40nm工艺),RC 常数大概在250ps,有没有大神在做7nm,这个RC constant/RC delay是多少呢
发表于 2020-7-21 15:54:35 | 显示全部楼层
几p,几十p都有
 楼主| 发表于 2020-7-21 16:19:13 | 显示全部楼层


有相关的论文吗,分享一下呢
发表于 2020-7-22 08:37:21 | 显示全部楼层
是最小晶体管尺寸的inv链,平均delay吗
 楼主| 发表于 2020-7-22 08:44:00 | 显示全部楼层


hehuachangkai 发表于 2020-7-22 08:37
是最小晶体管尺寸的inv链,平均delay吗


不是做芯片的,不太清楚里面的东西,主要是要根据这个RC delay推算里面的电阻。要的参数是Resistance-Capacitance delay,应该是就是最小晶体管尺寸上的平均delay,7nm/TSMC的最好了
 楼主| 发表于 2020-7-22 08:49:56 | 显示全部楼层


hehuachangkai 发表于 2020-7-22 08:37
是最小晶体管尺寸的inv链,平均delay吗


不是做芯片的所以不确定描述是否正确,目的是根据RC delay (resistance-capcitance delay)来计算die上的电阻,我的理解应该是最小晶体管上的电压传播的平均delay,根据手里的数据推算最大不应该超过18ps,另外这颗芯片是TSMC代工的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 18:10 , Processed in 0.019100 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表