设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 关于TMAX32产生的STIL文件的仿真问题。 $STILDPV ...
123
返回列表 发新帖
楼主: helte320

关于TMAX32产生的STIL文件的仿真问题。 $STILDPV

[复制链接]
renminggong
发表于 2020-6-22 09:10:45 | 显示全部楼层


tagin 发表于 2010-6-14 16:31
you can use VCS + PLI (stildpv) simulation

vcs -P /stildpv/lib/stildpv_vcs.tab /stildpv/lib/libstil ...


这个回答不错
回复 支持 反对

举报

lqqqqqq
发表于 2020-6-30 00:32:57 | 显示全部楼层


leadwellfine 发表于 2009-7-4 16:13
write partten 时使用verilog格式，自己可以看懂，工具也能认。


请问怎么用tmax生成verilog文件

EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-4-6 07:05 , Processed in 0.013641 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表