该学哪门语言？SystemVerilog VS SystemC

dada999 · 发表于 2015-9-23 15:49:30

Matlab更好用点

choplin · 发表于 2015-9-29 20:40:34

哦，学习了

ddsswan · 发表于 2015-9-30 22:46:33

学算法的推荐学system c

qiuyuxunhfut · 发表于 2015-10-1 06:13:45

好问题，学习了

zhang_peng · 发表于 2015-10-2 15:48:25

长知识了，目前还是没有接触到这部分！

justfigo · 发表于 2015-10-8 18:49:34

sv 做芯片的仿真，也就是validation比较棒

kingwu1234 · 发表于 2015-10-10 23:28:52

it's determined by EDA VENDOR, more or less.

a1484118140 · 发表于 2015-10-12 07:35:04

both both

marco0109 · 发表于 2015-10-22 17:26:57

現在比較多人用sv了喔學sv就好了

nxptiger5 · 发表于 2015-10-26 13:10:32

To verify, System verilog is good!!

[求助] 该学哪门语言？SystemVerilog VS SystemC