在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2012-4-18 15:55:14 | 显示全部楼层
以前用verilog 現在使用VHDL
发表于 2012-4-19 22:56:32 | 显示全部楼层
根据个人习惯吧
我刚开始学习的时候就是用verilog
虽然后期也看一些VHDL的程序
不过只是看看而已
发表于 2012-4-20 01:01:32 | 显示全部楼层
Verilog 比較容易學.
发表于 2012-4-20 01:27:47 | 显示全部楼层
大多公司都使用 Verilog. VHDL 愈來愈少了!
发表于 2012-4-20 10:42:12 | 显示全部楼层
感觉确实是verilog比VHDL要好上手~
发表于 2012-4-22 13:26:35 | 显示全部楼层
之前学的是verilog。现在有点想把VHDL也学了。有这个必要不?
发表于 2012-4-22 16:51:36 | 显示全部楼层
verilog
发表于 2012-4-23 23:03:55 | 显示全部楼层
都用过,但主要还是用verilog
发表于 2012-4-24 00:17:10 | 显示全部楼层
almost verilog.
发表于 2012-4-24 14:53:43 | 显示全部楼层
verilog 现在用VHDL的越来越少了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 14:20 , Processed in 0.029680 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表