在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2012-4-26 11:19:17 | 显示全部楼层
平时用verilog,不过VHDL也会
发表于 2012-4-29 12:17:08 | 显示全部楼层
verilog HDL比较好上手
发表于 2012-4-30 20:33:25 | 显示全部楼层
看需要了,没有优劣之分
发表于 2012-5-6 15:38:51 | 显示全部楼层
回复 1# buley


   verilog is my favorite
发表于 2012-5-7 23:10:54 | 显示全部楼层
verilog
发表于 2012-5-9 09:07:53 | 显示全部楼层
System Verilog is great!! Very good from system design to testbench development!!
发表于 2012-5-11 04:23:10 | 显示全部楼层
verilog更直接
发表于 2012-5-11 15:05:32 | 显示全部楼层
verilog才是王道啊~~~
发表于 2012-5-13 15:05:54 | 显示全部楼层
vhdl
发表于 2012-5-14 11:41:32 | 显示全部楼层
verilog 吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 00:08 , Processed in 0.034296 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表