设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 你是用VHDL还是用Verilog HDL？

1 ... 8 9 10 111213 14 15 16 ... 89 / 89 页下一页

发新帖

楼主: buley

[统计] 你是用VHDL还是用Verilog HDL？

发表于 2012-3-28 16:34:43 | 显示全部楼层

VHDL，以后转型方便！

回复

发表于 2012-3-30 22:43:10 | 显示全部楼层

verilog 易上手。。简单些

回复

发表于 2012-4-2 17:37:02 | 显示全部楼层

喜欢VHDL

回复

发表于 2012-4-3 08:36:39 | 显示全部楼层

更喜欢verilog HDL，贴近算法

EETOP创芯人才网职位发布入口

回复

发表于 2012-4-4 06:01:53 | 显示全部楼层

verilog

EETOP创芯人才网简历投递入口

回复

发表于 2012-4-4 09:26:40 | 显示全部楼层

都用一些，根据项目

EETOP创芯人才网职位发布入口

回复

发表于 2012-4-5 19:29:59 | 显示全部楼层

用verilog

EETOP创芯人才网简历投递入口

回复

发表于 2012-4-6 00:27:22 | 显示全部楼层

WERILOG

EETOP创芯人才网职位发布入口

回复

发表于 2012-4-8 22:13:12 | 显示全部楼层

两个都会用，但是现在一直在用verilog，比较灵活，VHDL要求比较呆板

EETOP创芯人才网简历投递入口

回复

发表于 2012-4-18 01:03:28 | 显示全部楼层

不用说，verilog是主流了

回复

1 ... 8 9 10 111213 14 15 16 ... 89 / 89 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-25 02:32 , Processed in 0.029890 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表