low power RTL 设计优化

kevin284 · 发表于 2017-10-30 10:28:13

回复 3# yaya126

你好，请问line9不拿掉不会keep 吗？有点不理解，之前一直都是推荐将条件写完整，就是不变也要写上line9的？

1 always@(posedge clk or negedge rstn) begin

2 if(!rstn)begin

3 Q<= 'h0;

4 end

5 else if (condition_1)begin

6 Q<= D_1;

7 //other condition 2, 3, 4 …

8 else begin

9 Q<= Q; //better to remove this assignment, then data willbe kept.

10 end

taotao_ic · 发表于 2017-10-30 12:08:32

写得很好，不知道有没有研究过glitch power 的问题

mikyli · 发表于 2017-10-30 12:19:27

写的不错，学习学习！

dianyubaobei · 发表于 2017-11-1 10:57:03

学些了，特别脚本。谢谢大牛。

hyliu006 · 发表于 2017-11-15 15:45:26

楼主辛苦了

fxty · 发表于 2017-11-26 22:01:35

帖子不错值得学习，多谢分享!

beviswang · 发表于 2017-11-28 12:37:11

感謝樓主分享!

tdh19860911 · 发表于 2017-11-28 13:25:52

加精帖

244603253 · 发表于 2017-12-2 20:04:48

大佬再多点这样的干货~~感谢

jerrycao · 发表于 2017-12-2 21:11:54

great summary

账号		自动登录	找回密码
密码			注册

[原创] low power RTL 设计优化