关于serdes中PLL，CDR的 jitter peaking的问题

gubels · 发表于 2014-12-11 20:05:50

回复 1# shaolongliu.pku

cappeaking>?

i0977454522 · 发表于 2014-12-11 22:10:07

trimming and ESD

bwl19881019 · 发表于 2015-1-15 21:52:06

谢谢分享资料

jyhking · 发表于 2015-6-17 11:25:38

不错，看看

ieeko · 发表于 2015-6-18 02:54:12

谢谢分享~~~

ygtian257 · 发表于 2015-8-7 11:06:55

回复 16# ipmsn5 36楼的回复我觉得是有问题的。因为推公式得：带宽只和c成正比，阻尼因子和R、C分别成正比。根据他的说法不改变带宽且增加阻尼因子，方法只能是增加R了，与大多数论文相反。

我的理解还是从噪声讲，一是:若用大的R，当cp有失配电流时，vco控制电压的文波会很大，增加输出抖动；二是：从器件方面讲，R的噪声比C的噪声大些。

ygtian257 · 发表于 2015-8-7 11:08:48

回复 128# ygtian257

修改哈，刚才笔误了，带宽和C成反比。

ysliu168 · 发表于 2015-8-18 12:25:20

Very good answer!

ysliu168 · 发表于 2015-8-18 14:07:35

Thanks!

ysliu168 · 发表于 2015-8-18 15:07:15

Thanks!

[讨论] 关于serdes中PLL，CDR的 jitter peaking的问题

站长推荐 /2