在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4104|回复: 5

[求助] 用Xilinx 的 MIG 生成 Micron 的TwinDie系列DDR3的核

[复制链接]
发表于 2015-5-20 21:06:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有人用过TwinDie系列,如何分配控制线和地址线?另外,两片16Bit的DDR3可以合成一组16Bit的DDR3,把CS管脚作为地址最高位选择那一片DDR3,共用一组16位数据线,有人试过吗?如何生成IP核?
发表于 2015-5-21 08:46:15 | 显示全部楼层
合并起来比较麻烦,两组16bit分别要做Calibration。分别生成两个颗粒控制器应该比较容易。
 楼主| 发表于 2015-5-21 09:09:28 | 显示全部楼层
回复 2# hnuwyf
谢谢,两片16位合并的话,CS,CKE,ODT,DQS等信号管脚如何处理?另外,这样做是不是会降低运行的频率?
发表于 2016-1-18 15:44:24 | 显示全部楼层
发表于 2016-1-18 16:58:35 | 显示全部楼层
,如何分配控制线和地址线
发表于 2016-1-19 10:27:10 | 显示全部楼层
rthsrhjsrtj
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 07:32 , Processed in 0.023292 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表