求助关于reg的一个语法问题

h1_x2_r3 · 发表于 2014-3-19 16:36:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

在参数定义中，直接通过reg clk_50k;
来定义的参数，按理说默认应该是1位的
但是后面
always @(posedge sys_clk or negedge sys_rst_n) begin
      if (sys_rst_n ==1'b0)
         clk_50k <= 10'b0;
      else if ((counter_div >=375)&&(counter_div <875))
         clk_50k <= 10'b1;

  else
         clk_50k <= 10'b0;
end

说明clk_50k是10bit的
为什么默认定义的1bit的reg参数后面可以用10bit进行赋值呢？
谢谢