你是用VHDL还是用Verilog HDL？

logilas · 发表于 2014-2-16 22:43:45

verilog HDL，感觉和C差不多，上手快啊

surprise · 发表于 2014-2-22 15:21:13

先学Verilog吧,现在很少用VHDL了,真要用到VHDL,到时再学不迟.

zhengdsp · 发表于 2014-3-5 00:05:35

还是Verilog的多

zhengdsp · 发表于 2014-3-5 00:06:11

回复 374# zhengdsp

楼上的说得有理

lwj0723 · 发表于 2014-3-6 22:45:24

之前是vhdl，现在往verilog方向发展，不过验证用的是verilog、system verilog，所以verilog的面更广。

stara · 发表于 2014-3-8 21:46:06

好内容，看看

lanbird · 发表于 2014-3-9 14:55:05

当初入行的时候学的是verilog 没用过VHDL 不知道咋样

cwlyeren@163.co · 发表于 2014-3-9 22:09:50

verilog 语法更简便

spetrel · 发表于 2014-3-10 14:04:28

当然是用verilog，个人感觉verilog是主流

wentaohuster · 发表于 2014-3-10 20:02:50

Verilog HDL吧唉之前就学了c语言

账号		自动登录	找回密码
密码			注册

[统计] 你是用VHDL还是用Verilog HDL？