请教，同一张wafer上不同dies的LDO输出差异很大，可能的原因？

hszgl · 发表于 2013-12-27 13:03:21

回复 70# semico_ljj

主要是认为那个bandgap结构启动不是问题。一般说上电慢bandgap容易不启动，但是我的芯片上电慢反而没启动问题。。。

hszgl · 发表于 2013-12-27 13:05:57

回复 70# semico_ljj

op+pnp结构你们遇到过启动不起来的情况么？到目前为止我还没碰到过。。。

Moqi · 发表于 2013-12-27 17:02:10

回复 73# hszgl

我目前也没遇到过，没有看见他BIAS电路，

Moqi · 发表于 2013-12-27 17:03:09

回复 1# hszgl

最好也把你的BIAS电路贴出来看看

fuyibin · 发表于 2013-12-27 17:47:53

本帖最后由 fuyibin 于 2013-12-27 17:53 编辑

回复 semico_ljj

op+pnp结构你们遇到过启动不起来的情况么？到目前为止我还没碰到过。。。
hszgl 发表于 2013-12-27 13:05

登录/注册后可看大图

为什么总是要去challenge 一些common sense呢？bandgap从原理上分析就会有两个以上的简并点，至于会不会发生，什么条件下发生，却是一个很难预测的，做个电路总不能依赖PVT和上电速度吧。大家肯定是要做一个无条件稳定的bandgap，从原理上避免使其工作在不正常状态。
by the way，你过去没遇到不代表现在或将来不会遇到，而且又能tapeout几十颗chip还是几百颗chip呢

vdslafe · 发表于 2013-12-28 06:30:34

回复 72# hszgl

你现在搞清楚为什么上电快会有启动问题了么？

hszgl · 发表于 2013-12-29 18:37:07

回复 77# vdslafe

基本上可以认定是pre-regulator里的限流管偏置的startup部分的电容太小导致了startup失败。

hszgl · 发表于 2013-12-29 18:50:04

回复 76# fuyibin

没错，原理上有两个稳态点，其中一个是0点。
确切的说，这个bandgap存在startup结构的，但是不那么明显。op的bias中有startup，bias在开启的同时，也开启了op的第二级的pmos，这个时候就会有电流流过pnp。这就是我认为这个bandgap结构没有startup问题的原因。但这只是上电的过程分析。
不可否认在工作中可能会受到外界的干扰，使得op的输出端被set到0，而使得整个电路进入0点稳态。这是我考虑加上startup结构的原因。另外不知道你说得几十颗芯片是指芯片数目还是款型？
如果只是数目，那我可以说下我跑了几张wafer，启动率在98%以上，还没发现问题。
最后非常感谢您对该话题的关注。希望能多多提携新人。

hszgl · 发表于 2013-12-29 18:57:58

本帖最后由 hszgl 于 2013-12-29 18:59 编辑

回复 75# Moqi

说的bias不启动是在预稳压结构里，有一个用高压管做的bias，控制一个限流pmos，限制流过zener二极管的电流不随电压的升高而大幅上升。考虑到功耗，这个bias里的启动结构用的是耐压的厚栅氧HVmos作为电容，交流接地，可以瞬间开启startup mos。由于厚栅氧的mos cap的variation比较大，之前没考虑到这个问题，留的margin太小。导致有15%的HV bias在上电快的时候会有不开启的现象，导致pmos始终处于关断状态，而令电路无法工作。

andy2000a · 发表于 2017-12-7 16:02:51

回复 Moqi

说的bias不启动是在预稳压结构里，有一个用高压管做的bias，控制一个限流pmos，限制流 ...
hszgl 发表于 2013-12-29 18:57

登录/注册后可看大图

op + pnp 如果没有 start Up , 流片会出现 yield loss ,而且可能某些温度动不了.不是一直发生同die 就低温可能. 高温没事. 上电快慢也跟 start up 有关系 .

OP 一般GAIN 高, 随便noise 都可以把 op+pnp 的 bandgap 代起来. 但是量产会 yield loss 10~7% .

[求助] 请教，同一张wafer上不同dies的LDO输出差异很大，可能的原因？

站长推荐 /1