请教，同一张wafer上不同dies的LDO输出差异很大，可能的原因？

hszgl

回复 31# jiang_shuguo


    嗯，如你所说，确实如此。

semico_ljj

回复 37# hszgl

"LDO负载约0.1mA，无外接负载测电压。"好像有点不规范，负载调整率，电压调整率都测不到啊

hszgl

回复 43# semico_ljj


    LDO的电源调整率和确切的负载调整率是测不到的。这个LDO只是系统中的一个组件。我前面说的电源调整率是整个稳压模块的电源调整率，说的又不靠谱了，不好意思。

    这个电路要工作在5~25V范围。预稳压的后的电源通过两个支路LDO分别供给两个模块，隔离两个模块之间的电源影响。所以我是为了隔离才做两个LDO，而不是为了LDO才做LDO。Mismatch和offset方面理解不足欠考虑，版图上的匹配做的也比较随意，这些都要下一版中认真改正。

    不过对我的电路功能性没啥影响，无论是2.8还是3.6，只要稳定就行。
    多谢以上各位，特别是xiaowanzi88不计前嫌的指点。必须承认这个LDO做的很糟，初次做产品，战战兢兢还是一塌糊涂。

jiang_shuguo

建议你加上启动电路。

jiang_shuguo

回复  jiang_shuguo


    第一级电流23u，没有省去补偿电容，用的mos电容做的补偿。
hszgl 发表于 2013-12-24 14:54

                               
登录/注册后可看大图

    第一级电流蛮大的，我说的第3个问题不存在了。

jamesccp

那么大的偏差，个人觉得
基准偏差贡献比较大，EA的offset 次之，分压的mismatch 最小

lgy747

认为任何结构的bandgap都要加启动电路是一种教条主义。分析表明，这种结构在所有工艺角，-40到120度温度下都能自行启动！它只在运放offset很大的情况下才不能启动。实践是检验理论的唯一标准，因为这种结构启动最困难发生在低温，请hszgl 做一下低温实验，如果能起来，你放心好了

hszgl

回复 47# jamesccp


    感谢回复，刚才回复的谢谢一直没审核，可能当灌水给cut了。。。

hszgl

回复 48# lgy747


    谢谢！其实工程上就是不怕一万只怕万一的事情。多根保险丝，比米有的好~

zhifang

回复 48# lgy747


    看不出来这个结构为什么可以不需要启动电路！
    badgap启动和运放启动是两回事。这个结构只是运放有了无条件偏置，能确保运放一定正常工作而已，并不代表bandgap没问题。
    假设运放正常工作，输入端某时刻都是0，那opamp的输出也可以是0，这就是一个稳态。
    bandgap启动是不能靠仿真和测试来解决的。启动电路本来就是一个补丁，不能说测了10000个dei，第10001个就没问题，除非原理上分析确实没有问题。