后端基本概念讨论专用贴

sjtusonic · 发表于 2013-4-26 09:16:51

回复 181# 284294022

quality of result

284294022 · 发表于 2013-4-26 10:08:41

回复 183# sjtusonic

thanks,我还以为是什么专业的术语简写呢

trippa · 发表于 2013-5-1 18:00:29

在综合时报告说有unmapped component in your design,请问这是什么原因造成的？不处理会对综合的结果有什么影响？

Rucas · 发表于 2013-5-3 16:34:31

持续关注

WEILIANG3581 · 发表于 2013-5-8 10:42:41

请教一个问题,在ICC中使用的SDC、TLU+、DEF、TDF都是包含哪些信息，分别用于什么地方什么阶段

WEILIANG3581 · 发表于 2013-5-8 10:58:41

还有LEF是什么

yanfan1987 · 发表于 2013-5-8 16:44:55

对于多电源的芯片(CPF电源格式)进行LVS验证时，source里面的电源信息，ICC可以全部输出来吗？
我们这边的做法每次都得手动将数字部分的电源加进去，很麻烦。。。

tonyhard · 发表于 2013-5-9 16:57:22

在DC合成的时候读入design的方法中：
analyze+elaborate和read_verilog之间有什么区别，和各自的优缺点呢？
谢谢

tonyhard · 发表于 2013-5-14 11:28:36

create_clock和create_generated_clock的区别，
为什么要有generated_clock，有什么好处？

sendfast2008 · 发表于 2013-5-14 16:35:42

请问icc中如何考虑噪声，有什么命令吗？

现在时序报告中都没有看到噪声部分，需要设置什么吗？

求高人解答

[讨论] 后端基本概念讨论专用贴