在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5063|回复: 15

[讨论] 使用同步链处理亚稳态后,仍然可能会出现输入逻辑与输出逻辑不一致的情况吧???

[复制链接]
发表于 2011-2-20 15:47:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在处理亚稳态时,很多资料都是说用同步链(多个D触发器)可以大大降低亚稳态问题,我觉得其作用也就是使得下一级的输入是一个确定状态,但并不一定能保证输入信号与同步链后输出信号逻辑是一致的吧?
这样的话,后一级输入仍然是错误的逻辑状态,那避免不避免亚稳态还有什么意义呢?
困扰中!!!
 楼主| 发表于 2011-2-20 21:01:04 | 显示全部楼层
自己顶。。。。。。。
没有人有同感吗?????
发表于 2011-2-20 21:26:03 | 显示全部楼层
亚稳态经过组合逻辑会大大延长进入稳定前的时间,导致亚稳态的传播。
多打两级FF,是为了防止其传播,并不是说不出现亚稳态。
发表于 2011-2-21 09:49:42 | 显示全部楼层
回复 1# stone_1979


   目的是为抑制亚稳态的传播,而不是解决信息错误问题,后者是要在你的逻辑设计中去解决的
发表于 2011-2-21 12:17:18 | 显示全部楼层
回复 1# stone_1979


    我以前也是这样理解的,你仔细想想就会明白,无非就是变化的信号来的迟一个cycle或者早一个cycle的区别,对吧?
    会发生这种情况的唯一可能也就是时钟采样点正好在边沿的时候,如果是错误,无非在下一个cycle会采到正确的值,所以异步通常是需要握手的,也就是说知道对方收到了信号,这边才会准备下一次的信号。
    同步链就是确保电路中不会有亚稳态的值导致整个系统崩溃。
发表于 2011-2-21 15:38:53 | 显示全部楼层
前面几位说的很正确,主要是防止亚稳态传播,但还是会某一时刻采错数据的
发表于 2011-2-21 21:13:49 | 显示全部楼层
没错,降低亚稳态出现的可能性,防止传播,有没有采错不重要
发表于 2011-2-22 10:39:44 | 显示全部楼层
要考虑 +/- 一个CLK的误差。
发表于 2011-2-24 09:19:00 | 显示全部楼层
对异步信号来说,本来就不知道什么时候翻转,因此没必要保证在翻转的时候立即被采样;只要保证翻转这一行为能够被判断正确。
多级寄存器同步是为了保证用于判决的信号在任何周期都是一个确定的逻辑信号(0/1)。
发表于 2011-2-24 13:46:10 | 显示全部楼层
任何设计都有出错的可能?只要出错概率极低,就可以了。

比如出错概率1次/30年
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 09:21 , Processed in 0.023083 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表